src/northbridge/intel/i855/northbridge.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2003 Ronald G. Minnich
   5  * Copyright (C) 2003-2004 Eric W. Biederman
   6  * Copyright (C) 2006 Jon Dufresne <jon.dufresne@gmail.com>
   7  *
   8  * This program is free software; you can redistribute it and/or modify
   9  * it under the terms of the GNU General Public License as published by
  10  * the Free Software Foundation; either version 2 of the License, or
  11  * (at your option) any later version.
  12  *
  13  * This program is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16  * GNU General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License
  19  * along with this program; if not, write to the Free Software
  20  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  21  */
  22
  23 #include <console/console.h>
  24 #include <arch/io.h>
  25 #include <stdint.h>
  26 #include <device/device.h>
  27 #include <device/pci.h>
  28 #include <stdlib.h>
  29 #include <string.h>
  30 #include <bitops.h>
  31 #include <cpu/x86/cache.h>
  32 #include <cpu/cpu.h>
  33 #include "chip.h"
  34
  35 static void ram_resource(device_t dev, unsigned long index,
  36         unsigned long basek, unsigned long sizek)
  37 {
  38         struct resource *resource;
  39
  40         if (!sizek) {
  41                 return;
  42         }
  43         resource = new_resource(dev, index);
  44         resource->base  = ((resource_t)basek) << 10;
  45         resource->size  = ((resource_t)sizek) << 10;
  46         resource->flags =  IORESOURCE_MEM | IORESOURCE_CACHEABLE | \
  47                 IORESOURCE_FIXED | IORESOURCE_STORED | IORESOURCE_ASSIGNED;
  48 }
  49
  50 static void tolm_test(void *gp, struct device *dev, struct resource *new)
  51 {
  52         struct resource **best_p = gp;
  53         struct resource *best;
  54         best = *best_p;
  55         if (!best || (best->base > new->base)) {
  56                 best = new;
  57         }
  58         *best_p = best;
  59 }
  60
  61 static uint32_t find_pci_tolm(struct bus *bus)
  62 {
  63         struct resource *min;
  64         uint32_t tolm;
  65         min = 0;
  66         search_bus_resources(bus, IORESOURCE_MEM, IORESOURCE_MEM, tolm_test, &min);
  67         tolm = 0xffffffffUL;
  68         if (min && tolm > min->base) {
  69                 tolm = min->base;
  70         }
  71         return tolm;
  72 }
  73
  74 #if CONFIG_WRITE_HIGH_TABLES==1
  75 #define HIGH_TABLES_SIZE 64     // maximum size of high tables in KB
  76 extern uint64_t high_tables_base, high_tables_size;
  77 #endif
  78 static void pci_domain_set_resources(device_t dev)
  79 {
  80         device_t mc_dev;
  81         uint32_t pci_tolm;
  82
  83         printk(BIOS_DEBUG, "Entered with dev vid = %x\n", dev->vendor);
  84         printk(BIOS_DEBUG, "Entered with dev did = %x\n", dev->device);
  85
  86         pci_tolm = find_pci_tolm(&dev->link[0]);
  87         mc_dev = dev->link[0].children->sibling;
  88         printk(BIOS_DEBUG, "MC dev vendor = %x\n", mc_dev->vendor);
  89         printk(BIOS_DEBUG, "MC dev device = %x\n", mc_dev->device);
  90
  91         if (mc_dev) {
  92                 /* Figure out which areas are/should be occupied by RAM.
  93                  * This is all computed in kilobytes and converted to/from
  94                  * the memory controller right at the edges.
  95                  * Having different variables in different units is
  96                  * too confusing to get right.  Kilobytes are good up to
  97                  * 4 Terabytes of RAM...
  98                  */
  99                 unsigned long tomk, tolmk;
 100                 int idx;
 101
 102                 /* Get the value of the highest DRB. This tells the end of
 103                  * the physical memory.  The units are ticks of 32MB
 104                  * i.e. 1 means 32MB.
 105                  */
 106                 tomk = (unsigned long)pci_read_config8(mc_dev, 0x43);
 107                 tomk = tomk * 32 * 1024;
 108                 /* add vga_mem detection */
 109                 tomk = tomk - 16 * 1024;
 110                 /* Compute the top of Low memory */
 111                 tolmk = pci_tolm >> 10;
 112                 if (tolmk >= tomk) {
 113                         /* The PCI hole does not overlap memory
 114                          */
 115                         tolmk = tomk;
 116                 }
 117                 /* Write the ram configuration registers,
 118                  * preserving the reserved bits.
 119                  */
 120
 121                 /* Report the memory regions */
 122                 printk(BIOS_DEBUG, "tomk = %ld\n", tomk);
 123                 printk(BIOS_DEBUG, "tolmk = %ld\n", tolmk);
 124
 125                 idx = 10;
 126                 /* avoid pam region */
 127                 ram_resource(dev, idx++, 0, 640);
 128                 /* ram_resource(dev, idx++, 1024, tolmk - 1024); */
 129                 ram_resource(dev, idx++, 768, tolmk - 768);
 130
 131 #if CONFIG_WRITE_HIGH_TABLES==1
 132                 /* Leave some space for ACPI, PIRQ and MP tables */
 133                 high_tables_base = (tomk - HIGH_TABLES_SIZE) * 1024;
 134                 high_tables_size = HIGH_TABLES_SIZE * 1024;
 135 #endif
 136         }
 137         assign_resources(&dev->link[0]);
 138 }
 139
 140 static struct device_operations pci_domain_ops = {
 141         .read_resources   = pci_domain_read_resources,
 142         .set_resources    = pci_domain_set_resources,
 143         .enable_resources = enable_childrens_resources,
 144         .init             = 0,
 145         .scan_bus         = pci_domain_scan_bus,
 146 };
 147
 148 static void cpu_bus_init(device_t dev)
 149 {
 150         initialize_cpus(&dev->link[0]);
 151 }
 152
 153 static void cpu_bus_noop(device_t dev)
 154 {
 155 }
 156
 157 static struct device_operations cpu_bus_ops = {
 158         .read_resources   = cpu_bus_noop,
 159         .set_resources    = cpu_bus_noop,
 160         .enable_resources = cpu_bus_noop,
 161         .init             = cpu_bus_init,
 162         .scan_bus         = 0,
 163 };
 164
 165 static void enable_dev(struct device *dev)
 166 {
 167         /* Set the operations if it is a special bus type */
 168         if (dev->path.type == DEVICE_PATH_PCI_DOMAIN) {
 169                 dev->ops = &pci_domain_ops;
 170                 pci_set_method(dev);
 171         }
 172         else if (dev->path.type == DEVICE_PATH_APIC_CLUSTER) {
 173                 dev->ops = &cpu_bus_ops;
 174         }
 175 }
 176
 177 struct chip_operations northbridge_intel_i855_ops = {
 178         CHIP_NAME("Intel 855 Northbridge")
 179         .enable_dev = enable_dev,
 180 };