src/northbridge/intel/i3100/ep80579.h

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2008 Arastra, Inc.
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; version 2 of the License.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  18  */
  19
  20 #ifndef NORTHBRIDGE_INTEL_I3100_EP80579_H
  21 #define NORTHBRIDGE_INTEL_I3100_EP80579_H
  22
  23 #define SMRBASE   0x14
  24 #define MCHCFG0   0x50
  25 #define FDHC      0x58
  26 #define PAM       0x59
  27 #define DRB       0x60
  28 #define DRT1      0x64
  29 #define DRA       0x70
  30 #define DRT0      0x78
  31 #define DRC       0x7c
  32 #define ECCDIAG   0x84
  33 #define SDRC      0x88
  34 #define CKDIS     0x8c
  35 #define CKEDIS    0x8d
  36 #define DEVPRES   0x9c
  37 #define  DEVPRES_D0F0 (1 << 0)
  38 #define  DEVPRES_D1F0 (1 << 1)
  39 #define  DEVPRES_D2F0 (1 << 2)
  40 #define  DEVPRES_D3F0 (1 << 3)
  41 #define  DEVPRES_D4F0 (1 << 4)
  42 #define  DEVPRES_D10F0 (1 << 5)
  43 #define EXSMRC    0x9d
  44 #define SMRAM     0x9e
  45 #define EXSMRAMC  0x9f
  46 #define DDR2ODTC  0xb0
  47 #define TOLM      0xc4
  48 #define REMAPBASE 0xc6
  49 #define REMAPLIMIT 0xc8
  50 #define REMAPOFFSET 0xca
  51 #define TOM       0xcc
  52 #define HECBASE   0xce
  53 #define DEVPRES1  0xf4
  54
  55 #define DCALCSR   0x040
  56 #define DCALADDR  0x044
  57 #define DCALDATA  0x048
  58 #define MBCSR     0x140
  59 #define MBADDR    0x144
  60 #define MBDATA    0x148
  61 #define DDRIOMC2  0x268
  62
  63 #endif