src/mainboard/via/epia/romstage.c

   1 #include <stdint.h>
   2 #include <device/pci_def.h>
   3 #include <arch/io.h>
   4 #include <device/pnp_def.h>
   5 #include <arch/romcc_io.h>
   6 #include <arch/hlt.h>
   7 #include <stdlib.h>
   8 #include <console/console.h>
   9 #include "lib/ramtest.c"
  10 #include "northbridge/via/vt8601/raminit.h"
  11 #include "cpu/x86/mtrr/earlymtrr.c"
  12 #include "cpu/x86/bist.h"
  13 #include "pc80/udelay_io.c"
  14 #include "lib/delay.c"
  15 #include "lib/debug.c"
  16 #include "southbridge/via/vt8231/vt8231_early_smbus.c"
  17 #include "southbridge/via/vt8231/vt8231_early_serial.c"
  18 #include "southbridge/via/vt8231/vt8231_enable_rom.c"
  19
  20 static inline int spd_read_byte(unsigned device, unsigned address)
  21 {
  22         return smbus_read_byte(device, address);
  23 }
  24
  25 #include "northbridge/via/vt8601/raminit.c"
  26
  27 static void enable_mainboard_devices(void)
  28 {
  29         device_t dev;
  30         /* dev 0 for southbridge */
  31
  32         dev = pci_locate_device(PCI_ID(0x1106,0x8231), 0);
  33
  34         if (dev == PCI_DEV_INVALID)
  35                 die("Southbridge not found!!!\n");
  36
  37         pci_write_config8(dev, 0x50, 7);
  38         pci_write_config8(dev, 0x51, 0xff);
  39 #if 0
  40         // This early setup switches IDE into compatibility mode before PCI gets
  41         // a chance to assign I/Os
  42         //   movl    $CONFIG_ADDR(0, 0x89, 0x42), %eax
  43         //   movb    $0x09, %dl
  44         //   movb    $0x00, %dl
  45         //   PCI_WRITE_CONFIG_BYTE
  46         //
  47 #endif
  48         /* we do this here as in V2, we can not yet do raw operations
  49          * to pci!
  50          */
  51         /* changed this to work correctly on later revisions of LB.
  52         * The original dev += 0x100; stopped working. It also appears
  53         * that if this is not set here, but in ide_init() only, the IDE
  54         * does not work at all. I assume it needs to be set before something else,
  55         * possibly before enabling the IDE peripheral, or it is a timing issue.
  56         * Ben Hewson 29 Apr 2007.
  57         */
  58
  59         dev = pci_locate_device(PCI_ID(0x1106,0x0571), 0);
  60         pci_write_config8(dev, 0x42, 0);
  61 }
  62
  63 static void enable_shadow_ram(void)
  64 {
  65         device_t dev = 0;
  66         unsigned char shadowreg;
  67
  68         shadowreg = pci_read_config8(dev, 0x63);
  69         /* 0xf0000-0xfffff */
  70         shadowreg |= 0x30;
  71         pci_write_config8(dev, 0x63, shadowreg);
  72 }
  73
  74 static void main(unsigned long bist)
  75 {
  76         if (bist == 0)
  77                 early_mtrr_init();
  78
  79         enable_vt8231_serial();
  80         uart_init();
  81         console_init();
  82
  83         /* Halt if there was a built in self test failure */
  84         report_bist_failure(bist);
  85
  86         vt8231_enable_rom();
  87         enable_mainboard_devices();
  88         enable_smbus();
  89         enable_shadow_ram();
  90
  91         /*
  92           this is way more generic than we need.
  93           sdram_initialize(ARRAY_SIZE(cpu), cpu);
  94         */
  95         sdram_set_registers((const struct mem_controller *) 0);
  96         sdram_set_spd_registers((const struct mem_controller *) 0);
  97         sdram_enable(0, (const struct mem_controller *) 0);
  98
  99         /* Check all of memory */
 100 #if 0
 101         ram_check(0x00000000, msr.lo);
 102 #endif
 103 #if 0
 104         static const struct {
 105                 unsigned long lo, hi;
 106         } check_addrs[] = {
 107                 /* Check 16MB of memory @ 0*/
 108                 { 0x00000000, 0x01000000 },
 109 #if TOTAL_CPUS > 1
 110                 /* Check 16MB of memory @ 2GB */
 111                 { 0x80000000, 0x81000000 },
 112 #endif
 113         };
 114         int i;
 115         for(i = 0; i < ARRAY_SIZE(check_addrs); i++) {
 116                 ram_check(check_addrs[i].lo, check_addrs[i].hi);
 117         }
 118 #endif
 119 }