src/mainboard/via/epia/Options.lb

   1 uses CONFIG_MAXIMUM_CONSOLE_LOGLEVEL
   2 uses CONFIG_CBFS
   3 uses CONFIG_DEFAULT_CONSOLE_LOGLEVEL
   4 uses CONFIG_CONSOLE_SERIAL8250
   5 uses CONFIG_TTYS0_BAUD
   6 uses CONFIG_TTYS0_BASE
   7 uses CONFIG_TTYS0_LCS
   8 uses CONFIG_HAVE_MP_TABLE
   9 uses CONFIG_HAVE_PIRQ_TABLE
  10 uses CONFIG_USE_FALLBACK_IMAGE
  11 uses CONFIG_HAVE_FALLBACK_BOOT
  12 uses CONFIG_HAVE_HARD_RESET
  13 uses CONFIG_UDELAY_IO
  14 uses CONFIG_UDELAY_TSC
  15 uses CONFIG_TSC_X86RDTSC_CALIBRATE_WITH_TIMER2
  16 uses CONFIG_HAVE_OPTION_TABLE
  17 uses CONFIG_USE_OPTION_TABLE
  18 uses CONFIG_ROM_PAYLOAD
  19 uses CONFIG_IRQ_SLOT_COUNT
  20 uses CONFIG_MAINBOARD
  21 uses CONFIG_MAINBOARD_VENDOR
  22 uses CONFIG_MAINBOARD_PART_NUMBER
  23 uses COREBOOT_EXTRA_VERSION
  24 uses CONFIG_ARCH
  25 uses CONFIG_FALLBACK_SIZE
  26 uses CONFIG_STACK_SIZE
  27 uses CONFIG_HEAP_SIZE
  28 uses CONFIG_ROM_SIZE
  29 uses CONFIG_ROM_SECTION_SIZE
  30 uses CONFIG_ROM_IMAGE_SIZE
  31 uses CONFIG_ROM_SECTION_SIZE
  32 uses CONFIG_ROM_SECTION_OFFSET
  33 uses CONFIG_ROM_PAYLOAD_START
  34 uses CONFIG_COMPRESSED_PAYLOAD_LZMA
  35 uses CONFIG_PRECOMPRESSED_PAYLOAD
  36 uses CONFIG_PAYLOAD_SIZE
  37 uses CONFIG_ROMBASE
  38 uses CONFIG_RAMBASE
  39 uses CONFIG_XIP_ROM_SIZE
  40 uses CONFIG_XIP_ROM_BASE
  41 uses CONFIG_HAVE_MP_TABLE
  42 uses CONFIG_CROSS_COMPILE
  43 uses CC
  44 uses HOSTCC
  45 uses CONFIG_OBJCOPY
  46
  47 # logging
  48 uses CONFIG_DEFAULT_CONSOLE_LOGLEVEL
  49 uses CONFIG_MAXIMUM_CONSOLE_LOGLEVEL
  50
  51 # logging
  52 uses CONFIG_DEFAULT_CONSOLE_LOGLEVEL
  53 uses CONFIG_MAXIMUM_CONSOLE_LOGLEVEL
  54
  55 default CONFIG_CONSOLE_SERIAL8250=1
  56 ## Select the serial console baud rate
  57 default CONFIG_TTYS0_BAUD=115200
  58
  59 # Select the serial console base port
  60 default CONFIG_TTYS0_BASE=0x3f8
  61
  62 # Select the serial protocol
  63 # This defaults to 8 data bits, 1 stop bit, and no parity
  64 default CONFIG_TTYS0_LCS=0x3
  65
  66 ## CONFIG_ROM_SIZE is the size of boot ROM that this board will use.
  67 default CONFIG_ROM_SIZE  = 256*1024
  68
  69 ###
  70 ### Build options
  71 ###
  72
  73 ##
  74 ## Build code for the fallback boot
  75 ##
  76 default CONFIG_HAVE_FALLBACK_BOOT=1
  77
  78 ##
  79 ## no MP table
  80 ##
  81 default CONFIG_HAVE_MP_TABLE=0
  82
  83 ##
  84 ## Build code to reset the motherboard from coreboot
  85 ##
  86 default CONFIG_HAVE_HARD_RESET=0
  87
  88 ##
  89 ## use io based udelay function
  90 ## disable IO and enable TSC on Nehemiah boards
  91 ##
  92 default CONFIG_UDELAY_IO=1
  93 default CONFIG_UDELAY_TSC=0
  94 default CONFIG_TSC_X86RDTSC_CALIBRATE_WITH_TIMER2=0
  95
  96 ##
  97 ## Build code to export a programmable irq routing table
  98 ##
  99 default CONFIG_HAVE_PIRQ_TABLE=1
 100 default CONFIG_IRQ_SLOT_COUNT=5
 101 #object irq_tables.o
 102
 103 ##
 104 ## Build code to export a CMOS option table
 105 ##
 106 default CONFIG_HAVE_OPTION_TABLE=1
 107
 108 ###
 109 ### coreboot layout values
 110 ###
 111
 112 ## CONFIG_ROM_IMAGE_SIZE is the amount of space to allow coreboot to occupy.
 113 default CONFIG_ROM_IMAGE_SIZE = 65536
 114 default CONFIG_FALLBACK_SIZE = CONFIG_ROM_IMAGE_SIZE
 115
 116 ##
 117 ## Use a small 8K stack
 118 ##
 119 default CONFIG_STACK_SIZE=0x2000
 120
 121 ##
 122 ## Use a small 16K heap
 123 ##
 124 default CONFIG_HEAP_SIZE=0x4000
 125
 126 ##
 127 ## Only use the option table in a normal image
 128 ##
 129 #default CONFIG_USE_OPTION_TABLE = !CONFIG_USE_FALLBACK_IMAGE
 130 default CONFIG_USE_OPTION_TABLE = 0
 131
 132 default CONFIG_RAMBASE = 0x00004000
 133
 134 default CONFIG_ROM_PAYLOAD     = 1
 135
 136 ##
 137 ## The default compiler
 138 ##
 139 default CONFIG_CROSS_COMPILE=""
 140 default CC="$(CONFIG_CROSS_COMPILE)gcc -m32"
 141 default HOSTCC="gcc"
 142
 143
 144
 145 #
 146 # CBFS
 147 #
 148 #
 149 default CONFIG_CBFS=1
 150 end