src/mainboard/via/epia-n/romstage.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2008 VIA Technologies, Inc.
   5  * (Written by Aaron Lwe <aaron.lwe@gmail.com> for VIA)
   6  *
   7  * This program is free software; you can redistribute it and/or modify
   8  * it under the terms of the GNU General Public License as published by
   9  * the Free Software Foundation; either version 2 of the License, or
  10  * (at your option) any later version.
  11  *
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15  * GNU General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program; if not, write to the Free Software
  19  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  20  */
  21
  22 #include <stdint.h>
  23 #include <device/pci_def.h>
  24 #include <device/pci_ids.h>
  25 #include <arch/io.h>
  26 #include <device/pnp_def.h>
  27 #include <arch/romcc_io.h>
  28 #include <arch/hlt.h>
  29 #include "pc80/serial.c"
  30 #include "console/console.c"
  31 #include "lib/ramtest.c"
  32 #include "northbridge/via/cn400/raminit.h"
  33 #include "cpu/x86/mtrr/earlymtrr.c"
  34 #include "cpu/x86/bist.h"
  35 #include "pc80/udelay_io.c"
  36 #include "lib/delay.c"
  37 #include "cpu/x86/lapic/boot_cpu.c"
  38 #include "southbridge/via/vt8237r/vt8237r_early_smbus.c"
  39 #include "superio/winbond/w83697hf/w83697hf_early_serial.c"
  40
  41 #define SERIAL_DEV PNP_DEV(0x2e, W83697HF_SP1)
  42
  43 /*
  44  * NOOB ::
  45  * d0f0 - Device 0 Function 0 etc.
  46  */
  47 static const struct mem_controller ctrl = {
  48         .d0f0 = 0x0000,
  49         .d0f2 = 0x2000,
  50         .d0f3 = 0x3000,
  51         .d0f4 = 0x4000,
  52         .d0f7 = 0x7000,
  53         .d1f0 = 0x8000,
  54         .channel0 = { 0x50 },
  55 };
  56
  57 static inline int spd_read_byte(unsigned device, unsigned address)
  58 {
  59         return smbus_read_byte(device, address);
  60 }
  61
  62 #include "northbridge/via/cn400/raminit.c"
  63
  64 static void enable_mainboard_devices(void)
  65 {
  66         device_t dev;
  67         u8 reg;
  68
  69         dev = pci_locate_device(PCI_ID(PCI_VENDOR_ID_VIA, PCI_DEVICE_ID_VIA_VT8237R_LPC), 0);
  70         if (dev == PCI_DEV_INVALID)
  71                 die("Southbridge not found!!!\n");
  72
  73         /* bit=0 means enable function (per VT8237R datasheet)
  74          *   7 17.6 MC97
  75          *   6 17.5 AC97
  76          *   5 16.1 USB 2
  77          *   4 16.0 USB 1
  78          *   3 15.0 SATA and PATA
  79          *   2 16.2 USB 3
  80          *   1 16.4 USB EHCI
  81          */
  82         pci_write_config8(dev, 0x50, 0xC0);
  83
  84         /*bit=0 means enable internal function (per VT8237R datasheet)
  85          *   7 USB Device Mode
  86          *bit=1 means enable internal function (per VT8237R datasheet)
  87          *   6 Reserved
  88          *   5 LAN Controller Clock Gating
  89          *   4 LAN Controller
  90          *   3 Internal RTC
  91          *   2 Internal PS2 Mouse
  92          *   1 Internal KBC Configuration
  93          *   0 Internal Keyboard Controller
  94          */
  95         pci_write_config8(dev, 0x51, 0x9d);
  96 }
  97
  98 static void enable_shadow_ram(void)
  99 {
 100         unsigned char shadowreg;
 101
 102         shadowreg = pci_read_config8(ctrl.d0f3, 0x82);
 103         /* 0xf0000-0xfffff Read/Write*/
 104         shadowreg |= 0x30;
 105         pci_write_config8(ctrl.d0f3, 0x82, shadowreg);
 106 }
 107
 108 static void main(unsigned long bist)
 109 {
 110         unsigned long x;
 111         device_t dev;
 112
 113         /* Enable multifunction for northbridge. */
 114         pci_write_config8(ctrl.d0f0, 0x4f, 0x01);
 115
 116         w83697hf_set_clksel_48(SERIAL_DEV);
 117
 118         w83697hf_enable_serial(SERIAL_DEV, CONFIG_TTYS0_BASE);
 119
 120         uart_init();
 121         console_init();
 122
 123         print_spew("In romstage.c:main()\n");
 124
 125         enable_smbus();
 126         smbus_fixup(&ctrl);
 127
 128         /* Halt if there was a built-in self test failure. */
 129         report_bist_failure(bist);
 130
 131         print_debug("Enabling mainboard devices\n");
 132         enable_mainboard_devices();
 133
 134         print_debug("Enable F-ROM Shadow RAM\n");
 135         enable_shadow_ram();
 136
 137         /* setup cpu */
 138         print_debug("Setup CPU Interface\n");
 139         c3_cpu_setup(ctrl.d0f2);
 140
 141         ddr_ram_setup();
 142
 143         if (bist == 0) {
 144                 print_debug("doing early_mtrr\n");
 145                 early_mtrr_init();
 146         }
 147
 148         //ram_check(0, 640 * 1024);
 149
 150         print_spew("Leaving romstage.c:main()\n");
 151 }
 152