src/mainboard/via/epia-m/Options.lb

   1 uses HAVE_MP_TABLE
   2 uses CONFIG_ROMFS
   3 uses HAVE_PIRQ_TABLE
   4 uses USE_FALLBACK_IMAGE
   5 uses HAVE_FALLBACK_BOOT
   6 uses HAVE_HARD_RESET
   7 uses HAVE_OPTION_TABLE
   8 uses USE_OPTION_TABLE
   9 uses CONFIG_ROM_PAYLOAD
  10 uses IRQ_SLOT_COUNT
  11 uses MAINBOARD
  12 uses MAINBOARD_VENDOR
  13 uses MAINBOARD_PART_NUMBER
  14 uses COREBOOT_EXTRA_VERSION
  15 uses ARCH
  16 uses FALLBACK_SIZE
  17 uses STACK_SIZE
  18 uses HEAP_SIZE
  19 uses ROM_SIZE
  20 uses ROM_SECTION_SIZE
  21 uses ROM_IMAGE_SIZE
  22 uses ROM_SECTION_SIZE
  23 uses ROM_SECTION_OFFSET
  24 uses CONFIG_ROM_PAYLOAD_START
  25 uses CONFIG_COMPRESSED_PAYLOAD_NRV2B
  26 uses CONFIG_COMPRESSED_PAYLOAD_LZMA
  27 uses CONFIG_PRECOMPRESSED_PAYLOAD
  28 uses PAYLOAD_SIZE
  29 uses _ROMBASE
  30 uses _RAMBASE
  31 uses XIP_ROM_SIZE
  32 uses XIP_ROM_BASE
  33 uses HAVE_MP_TABLE
  34 uses HAVE_ACPI_TABLES
  35 uses HAVE_ACPI_RESUME
  36 uses CROSS_COMPILE
  37 uses CC
  38 uses HOSTCC
  39 uses OBJCOPY
  40 uses DEFAULT_CONSOLE_LOGLEVEL
  41 uses MAXIMUM_CONSOLE_LOGLEVEL
  42 uses CONFIG_CONSOLE_SERIAL8250
  43 uses CONFIG_UDELAY_TSC
  44 uses CONFIG_TSC_X86RDTSC_CALIBRATE_WITH_TIMER2
  45 uses CONFIG_PCI_ROM_RUN
  46 uses CONFIG_CONSOLE_VGA
  47 uses CONFIG_MAX_PCI_BUSES
  48 uses TTYS0_BAUD
  49
  50 ## ROM_SIZE is the size of boot ROM that this board will use.
  51 default ROM_SIZE  = 256*1024
  52
  53 ###
  54 ### Build options
  55 ###
  56 default CONFIG_PCI_ROM_RUN=0
  57 default CONFIG_CONSOLE_VGA=0
  58
  59 ##
  60 ## Build code for the fallback boot
  61 ##
  62 default HAVE_FALLBACK_BOOT=1
  63
  64 ##
  65 ## no MP table
  66 ##
  67 default HAVE_MP_TABLE=0
  68
  69 ##
  70 ## Use TSC for udelay.
  71 ##
  72 default CONFIG_UDELAY_TSC=1
  73 default CONFIG_TSC_X86RDTSC_CALIBRATE_WITH_TIMER2=1
  74
  75 ##
  76 ## Build code to reset the motherboard from coreboot
  77 ##
  78 default HAVE_HARD_RESET=0
  79
  80 ##
  81 ## Build code to export a programmable irq routing table
  82 ##
  83 default HAVE_PIRQ_TABLE=1
  84 default IRQ_SLOT_COUNT=5
  85
  86
  87 ##
  88 ## Build code to load acpi tables
  89 ##
  90 default HAVE_ACPI_TABLES=1
  91
  92
  93 ##
  94 ## Build code to export a CMOS option table
  95 ##
  96 default HAVE_OPTION_TABLE=1
  97
  98 ###
  99 ### coreboot layout values
 100 ###
 101
 102 ## ROM_IMAGE_SIZE is the amount of space to allow coreboot to occupy.
 103 default ROM_IMAGE_SIZE = 65536
 104 default FALLBACK_SIZE = 131072
 105
 106 ##
 107 ## Use a small 8K stack
 108 ##
 109 default STACK_SIZE=0x2000
 110
 111 ##
 112 ## Use a small 16K heap
 113 ##
 114 default HEAP_SIZE=0x4000
 115
 116 ##
 117 ## Only use the option table in a normal image
 118 ##
 119 #default USE_OPTION_TABLE = !USE_FALLBACK_IMAGE
 120 default USE_OPTION_TABLE = 0
 121
 122 default _RAMBASE = 0x00004000
 123
 124 default CONFIG_ROM_PAYLOAD     = 1
 125
 126 ##
 127 ## The default compiler
 128 ##
 129 default CROSS_COMPILE=""
 130 default CC="$(CROSS_COMPILE)gcc -m32"
 131 default HOSTCC="gcc"
 132
 133 ##
 134 ## Set this to the max PCI bus number you
 135 ## would ever use for PCI config IO.
 136 ## Setting this number very high will make
 137 ## pci_locate_device take a long time when
 138 ## it can't find a device.
 139 ##
 140 default CONFIG_MAX_PCI_BUSES = 5
 141
 142 default  MAXIMUM_CONSOLE_LOGLEVEL=8
 143 default  DEFAULT_CONSOLE_LOGLEVEL=8
 144 default  CONFIG_CONSOLE_SERIAL8250=1
 145
 146
 147 #
 148 # ROMFS
 149 #
 150 #
 151 default CONFIG_ROMFS=0
 152 end