src/mainboard/tyan/s4882/mptable.c

   1 #include <console/console.h>
   2 #include <arch/smp/mpspec.h>
   3 #include <arch/ioapic.h>
   4 #include <device/pci.h>
   5 #include <string.h>
   6 #include <stdint.h>
   7 #if CONFIG_LOGICAL_CPUS==1
   8 #include <cpu/amd/multicore.h>
   9 #endif
  10
  11 static unsigned node_link_to_bus(unsigned node, unsigned link)
  12 {
  13         device_t dev;
  14         unsigned reg;
  15
  16         dev = dev_find_slot(0, PCI_DEVFN(0x18, 1));
  17         if (!dev) {
  18                 return 0;
  19         }
  20         for(reg = 0xE0; reg < 0xF0; reg += 0x04) {
  21                 uint32_t config_map;
  22                 unsigned dst_node;
  23                 unsigned dst_link;
  24                 unsigned bus_base;
  25                 config_map = pci_read_config32(dev, reg);
  26                 if ((config_map & 3) != 3) {
  27                         continue;
  28                 }
  29                 dst_node = (config_map >> 4) & 7;
  30                 dst_link = (config_map >> 8) & 3;
  31                 bus_base = (config_map >> 16) & 0xff;
  32 #if 0
  33                 printk(BIOS_DEBUG, "node.link=bus: %d.%d=%d 0x%2x->0x%08x\n",
  34                         dst_node, dst_link, bus_base,
  35                         reg, config_map);
  36 #endif
  37                 if ((dst_node == node) && (dst_link == link))
  38                 {
  39                         return bus_base;
  40                 }
  41         }
  42         return 0;
  43 }
  44
  45 static void *smp_write_config_table(void *v)
  46 {
  47         struct mp_config_table *mc;
  48         int bus_isa;
  49         unsigned char bus_chain_0;
  50         unsigned char bus_8131_1;
  51         unsigned char bus_8131_2;
  52         unsigned char bus_8111_1;
  53         unsigned apicid_base;
  54         unsigned apicid_8111;
  55         unsigned apicid_8131_1;
  56         unsigned apicid_8131_2;
  57
  58         mc = (void *)(((char *)v) + SMP_FLOATING_TABLE_LEN);
  59
  60         mptable_init(mc, LAPIC_ADDR);
  61
  62         smp_write_processors(mc);
  63
  64         {
  65                 device_t dev;
  66
  67                 /* HT chain 0 */
  68                 bus_chain_0 = node_link_to_bus(0, 1);
  69                 if (bus_chain_0 == 0) {
  70                         printk(BIOS_DEBUG, "ERROR - cound not find bus for node 0 chain 0, using defaults\n");
  71                         bus_chain_0 = 1;
  72                 }
  73
  74                 /* 8111 */
  75                 dev = dev_find_slot(bus_chain_0, PCI_DEVFN(0x03,0));
  76                 if (dev) {
  77                         bus_8111_1 = pci_read_config8(dev, PCI_SECONDARY_BUS);
  78                 }
  79                 else {
  80                         printk(BIOS_DEBUG, "ERROR - could not find PCI 1:03.0, using defaults\n");
  81
  82                         bus_8111_1 = 4;
  83                 }
  84                 /* 8131-1 */
  85                 dev = dev_find_slot(bus_chain_0, PCI_DEVFN(0x01,0));
  86                 if (dev) {
  87                         bus_8131_1 = pci_read_config8(dev, PCI_SECONDARY_BUS);
  88
  89                 }
  90                 else {
  91                         printk(BIOS_DEBUG, "ERROR - could not find PCI 1:01.0, using defaults\n");
  92
  93                         bus_8131_1 = 2;
  94                 }
  95                 /* 8131-2 */
  96                 dev = dev_find_slot(bus_chain_0, PCI_DEVFN(0x02,0));
  97                 if (dev) {
  98                         bus_8131_2 = pci_read_config8(dev, PCI_SECONDARY_BUS);
  99
 100                 }
 101                 else {
 102                         printk(BIOS_DEBUG, "ERROR - could not find PCI 1:02.0, using defaults\n");
 103
 104                         bus_8131_2 = 3;
 105                 }
 106         }
 107
 108 /*Bus:          Bus ID  Type*/
 109         mptable_write_buses(mc, NULL, &bus_isa);
 110
 111 /*I/O APICs:    APIC ID Version State           Address*/
 112 #if CONFIG_LOGICAL_CPUS==1
 113         apicid_base = get_apicid_base(3);
 114 #else
 115         apicid_base = CONFIG_MAX_PHYSICAL_CPUS;
 116 #endif
 117         apicid_8111 = apicid_base+0;
 118         apicid_8131_1 = apicid_base+1;
 119         apicid_8131_2 = apicid_base+2;
 120         smp_write_ioapic(mc, apicid_8111, 0x11, IO_APIC_ADDR);
 121         {
 122                 device_t dev;
 123                 struct resource *res;
 124                 dev = dev_find_slot(bus_chain_0, PCI_DEVFN(0x1,1));
 125                 if (dev) {
 126                         res = find_resource(dev, PCI_BASE_ADDRESS_0);
 127                         if (res) {
 128                                 smp_write_ioapic(mc, apicid_8131_1, 0x11, res->base);
 129                         }
 130                 }
 131                 dev = dev_find_slot(bus_chain_0, PCI_DEVFN(0x2,1));
 132                 if (dev) {
 133                         res = find_resource(dev, PCI_BASE_ADDRESS_0);
 134                         if (res) {
 135                                 smp_write_ioapic(mc, apicid_8131_2, 0x11, res->base);
 136                         }
 137                 }
 138
 139         }
 140
 141         mptable_add_isa_interrupts(mc, bus_isa, apicid_8111, 0);
 142
 143 /*I/O Ints:     Type    Polarity    Trigger     Bus ID   IRQ    APIC ID PIN# */
 144         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_chain_0, (4<<2)|0, apicid_8111, 0x13);
 145
 146
 147 //On Board AMD USB
 148         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0<<2)|3, apicid_8111, 0x13);
 149
 150 //On Board Via USB 1.1 and 2
 151         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (3<<2)|0, apicid_8111, 0x11); //1.1
 152         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (3<<2)|1, apicid_8111, 0x10); //1.1
 153         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (3<<2)|2, apicid_8111, 0x12); //2
 154
 155 //Slot 5 PCI 32
 156         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (4<<2)|0, apicid_8111, 0x10);
 157         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (4<<2)|1, apicid_8111, 0x11);
 158         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (4<<2)|2, apicid_8111, 0x12); //
 159         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (4<<2)|3, apicid_8111, 0x13); //
 160
 161
 162 //On Board SI Serial ATA
 163         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (5<<2)|0, apicid_8111, 0x13);
 164 //On Board ATI Display Adapter
 165         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (6<<2)|0, apicid_8111, 0x12);
 166
 167
 168 //Slot 4 PCIX 100/66
 169         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (3<<2)|0, apicid_8131_1, 0x3);
 170         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (3<<2)|1, apicid_8131_1, 0x0);
 171         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (3<<2)|2, apicid_8131_1, 0x1);//
 172         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (3<<2)|3, apicid_8131_1, 0x2);//
 173
 174 //Slot 3 PCIX 100/66
 175         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (2<<2)|0, apicid_8131_1, 0x2);
 176         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (2<<2)|1, apicid_8131_1, 0x3);//
 177         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (2<<2)|2, apicid_8131_1, 0x0);//
 178         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (2<<2)|3, apicid_8131_1, 0x1);//
 179
 180 //On Board LSI scsi and NIC
 181         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (4<<2)|0, apicid_8131_1, 0x0);
 182         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (4<<2)|1, apicid_8131_1, 0x1);
 183         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (9<<2)|0, apicid_8131_1, 0x0);
 184         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (9<<2)|1, apicid_8131_1, 0x1);
 185
 186 //Slot 2 PCI-X 133/100/66
 187         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (3<<2)|0, apicid_8131_2, 0x0);
 188         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (3<<2)|1, apicid_8131_2, 0x1);
 189         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (3<<2)|2, apicid_8131_2, 0x2); //
 190         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (3<<2)|3, apicid_8131_2, 0x3); //
 191
 192 //Slot 1 PCI-X 133/100/66
 193         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (1<<2)|0, apicid_8131_2, 0x1);
 194         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (1<<2)|1, apicid_8131_2, 0x2);
 195         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (1<<2)|2, apicid_8131_2, 0x3);//
 196         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (1<<2)|3, apicid_8131_2, 0x0);//
 197
 198 /*Local Ints:   Type    Polarity    Trigger     Bus ID   IRQ    APIC ID PIN#*/
 199         mptable_lintsrc(mc, bus_isa);
 200         /* There is no extension information... */
 201
 202         /* Compute the checksums */
 203         return mptable_finalize(mc);
 204 }
 205
 206 unsigned long write_smp_table(unsigned long addr)
 207 {
 208         void *v;
 209         v = smp_write_floating_table(addr, 0);
 210         return (unsigned long)smp_write_config_table(v);
 211 }