src/mainboard/tyan/s4880/mptable.c

   1 #include <console/console.h>
   2 #include <arch/smp/mpspec.h>
   3 #include <device/pci.h>
   4 #include <string.h>
   5 #include <stdint.h>
   6 #if CONFIG_LOGICAL_CPUS==1
   7 #include <cpu/amd/multicore.h>
   8 #endif
   9
  10 static unsigned node_link_to_bus(unsigned node, unsigned link)
  11 {
  12         device_t dev;
  13         unsigned reg;
  14
  15         dev = dev_find_slot(0, PCI_DEVFN(0x18, 1));
  16         if (!dev) {
  17                 return 0;
  18         }
  19         for(reg = 0xE0; reg < 0xF0; reg += 0x04) {
  20                 uint32_t config_map;
  21                 unsigned dst_node;
  22                 unsigned dst_link;
  23                 unsigned bus_base;
  24                 config_map = pci_read_config32(dev, reg);
  25                 if ((config_map & 3) != 3) {
  26                         continue;
  27                 }
  28                 dst_node = (config_map >> 4) & 7;
  29                 dst_link = (config_map >> 8) & 3;
  30                 bus_base = (config_map >> 16) & 0xff;
  31 #if 0
  32                 printk(BIOS_DEBUG, "node.link=bus: %d.%d=%d 0x%2x->0x%08x\n",
  33                         dst_node, dst_link, bus_base,
  34                         reg, config_map);
  35 #endif
  36                 if ((dst_node == node) && (dst_link == link))
  37                 {
  38                         return bus_base;
  39                 }
  40         }
  41         return 0;
  42 }
  43
  44 static void *smp_write_config_table(void *v)
  45 {
  46         static const char sig[4] = "PCMP";
  47         static const char oem[8] = "COREBOOT";
  48         static const char productid[12] = "S4880       ";
  49         struct mp_config_table *mc;
  50
  51         int bus_isa;
  52         unsigned char bus_chain_0;
  53         unsigned char bus_8131_1;
  54         unsigned char bus_8131_2;
  55         unsigned char bus_8111_1;
  56         unsigned apicid_base;
  57         unsigned apicid_8111;
  58         unsigned apicid_8131_1;
  59         unsigned apicid_8131_2;
  60
  61         mc = (void *)(((char *)v) + SMP_FLOATING_TABLE_LEN);
  62         memset(mc, 0, sizeof(*mc));
  63
  64         memcpy(mc->mpc_signature, sig, sizeof(sig));
  65         mc->mpc_length = sizeof(*mc); /* initially just the header */
  66         mc->mpc_spec = 0x04;
  67         mc->mpc_checksum = 0; /* not yet computed */
  68         memcpy(mc->mpc_oem, oem, sizeof(oem));
  69         memcpy(mc->mpc_productid, productid, sizeof(productid));
  70         mc->mpc_oemptr = 0;
  71         mc->mpc_oemsize = 0;
  72         mc->mpc_entry_count = 0; /* No entries yet... */
  73         mc->mpc_lapic = LAPIC_ADDR;
  74         mc->mpe_length = 0;
  75         mc->mpe_checksum = 0;
  76         mc->reserved = 0;
  77
  78         smp_write_processors(mc);
  79
  80
  81         {
  82                 device_t dev;
  83
  84                 /* HT chain 0 */
  85                 bus_chain_0 = node_link_to_bus(0, 2);
  86                 if (bus_chain_0 == 0) {
  87                         printk(BIOS_DEBUG, "ERROR - cound not find bus for node 0 chain 0, using defaults\n");
  88                         bus_chain_0 = 1;
  89                 }
  90
  91                 /* 8111 */
  92                 dev = dev_find_slot(bus_chain_0, PCI_DEVFN(0x03,0));
  93                 if (dev) {
  94                         bus_8111_1 = pci_read_config8(dev, PCI_SECONDARY_BUS);
  95                 }
  96                 else {
  97                         printk(BIOS_DEBUG, "ERROR - could not find PCI 1:03.0, using defaults\n");
  98
  99                         bus_8111_1 = 4;
 100                 }
 101                 /* 8131-1 */
 102                 dev = dev_find_slot(bus_chain_0, PCI_DEVFN(0x01,0));
 103                 if (dev) {
 104                         bus_8131_1 = pci_read_config8(dev, PCI_SECONDARY_BUS);
 105
 106                 }
 107                 else {
 108                         printk(BIOS_DEBUG, "ERROR - could not find PCI 1:01.0, using defaults\n");
 109
 110                         bus_8131_1 = 2;
 111                 }
 112                 /* 8131-2 */
 113                 dev = dev_find_slot(bus_chain_0, PCI_DEVFN(0x02,0));
 114                 if (dev) {
 115                         bus_8131_2 = pci_read_config8(dev, PCI_SECONDARY_BUS);
 116
 117                 }
 118                 else {
 119                         printk(BIOS_DEBUG, "ERROR - could not find PCI 1:02.0, using defaults\n");
 120
 121                         bus_8131_2 = 3;
 122                 }
 123         }
 124
 125 /*Bus:          Bus ID  Type*/
 126         mptable_write_buses(mc, NULL, &bus_isa);
 127
 128 /*I/O APICs:    APIC ID Version State           Address*/
 129 #if CONFIG_LOGICAL_CPUS==1
 130         apicid_base = get_apicid_base(3);
 131 #else
 132         apicid_base = CONFIG_MAX_PHYSICAL_CPUS;
 133 #endif
 134         apicid_8111 = apicid_base+0;
 135         apicid_8131_1 = apicid_base+1;
 136         apicid_8131_2 = apicid_base+2;
 137
 138         smp_write_ioapic(mc, apicid_8111, 0x11, 0xfec00000);
 139         {
 140                 device_t dev;
 141                 struct resource *res;
 142                 dev = dev_find_slot(bus_chain_0, PCI_DEVFN(0x1,1));
 143                 if (dev) {
 144                         res = find_resource(dev, PCI_BASE_ADDRESS_0);
 145                         if (res) {
 146                                 smp_write_ioapic(mc, apicid_8131_1, 0x11, res->base);
 147                         }
 148                 }
 149                 dev = dev_find_slot(bus_chain_0, PCI_DEVFN(0x2,1));
 150                 if (dev) {
 151                         res = find_resource(dev, PCI_BASE_ADDRESS_0);
 152                         if (res) {
 153                                 smp_write_ioapic(mc, apicid_8131_2, 0x11, res->base);
 154                         }
 155                 }
 156
 157         }
 158
 159         mptable_add_isa_interrupts(mc, bus_isa, apicid_8111, 0);
 160
 161 /*I/O Ints:     Type    Polarity    Trigger     Bus ID   IRQ    APIC ID PIN# */
 162         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_chain_0, (4<<2)|0, apicid_8111, 0x13);
 163
 164
 165 //On Board AMD USB
 166         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0<<2)|3, apicid_8111, 0x13);
 167
 168 //On Board Via USB 1.1 and 2
 169         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (3<<2)|0, apicid_8111, 0x11); //1.1
 170         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (3<<2)|1, apicid_8111, 0x10); //1.1
 171         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (3<<2)|2, apicid_8111, 0x12); //2
 172
 173 //Slot 5 PCI 32
 174         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (4<<2)|0, apicid_8111, 0x10);
 175         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (4<<2)|1, apicid_8111, 0x11);
 176         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (4<<2)|2, apicid_8111, 0x12); //
 177         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (4<<2)|3, apicid_8111, 0x13); //
 178
 179
 180 //On Board SI Serial ATA
 181         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (5<<2)|0, apicid_8111, 0x13);
 182 //On Board ATI Display Adapter
 183         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (6<<2)|0, apicid_8111, 0x12);
 184
 185
 186 //Slot 4 PCIX 100/66
 187         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (3<<2)|0, apicid_8131_1, 0x3);
 188         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (3<<2)|1, apicid_8131_1, 0x0);
 189         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (3<<2)|2, apicid_8131_1, 0x1);//
 190         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (3<<2)|3, apicid_8131_1, 0x2);//
 191
 192 //Slot 3 PCIX 100/66
 193         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (2<<2)|0, apicid_8131_1, 0x2);
 194         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (2<<2)|1, apicid_8131_1, 0x3);//
 195         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (2<<2)|2, apicid_8131_1, 0x0);//
 196         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (2<<2)|3, apicid_8131_1, 0x1);//
 197
 198 //On Board LSI scsi and NIC
 199         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (4<<2)|0, apicid_8131_1, 0x0);
 200         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (4<<2)|1, apicid_8131_1, 0x1);
 201         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (9<<2)|0, apicid_8131_1, 0x0);
 202         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (9<<2)|1, apicid_8131_1, 0x1);
 203
 204 //Slot 2 PCI-X 133/100/66
 205         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (3<<2)|0, apicid_8131_2, 0x0);
 206         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (3<<2)|1, apicid_8131_2, 0x1);
 207         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (3<<2)|2, apicid_8131_2, 0x2); //
 208         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (3<<2)|3, apicid_8131_2, 0x3); //
 209
 210 //Slot 1 PCI-X 133/100/66
 211         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (1<<2)|0, apicid_8131_2, 0x1);
 212         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (1<<2)|1, apicid_8131_2, 0x2);
 213         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (1<<2)|2, apicid_8131_2, 0x3);//
 214         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (1<<2)|3, apicid_8131_2, 0x0);//
 215
 216 /*Local Ints:   Type    Polarity    Trigger     Bus ID   IRQ    APIC ID PIN#*/
 217         smp_write_intsrc(mc, mp_ExtINT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0x0, MP_APIC_ALL, 0x0);
 218         smp_write_intsrc(mc, mp_NMI, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0x0, MP_APIC_ALL, 0x1);
 219         /* There is no extension information... */
 220
 221         /* Compute the checksums */
 222         mc->mpe_checksum = smp_compute_checksum(smp_next_mpc_entry(mc), mc->mpe_length);
 223         mc->mpc_checksum = smp_compute_checksum(mc, mc->mpc_length);
 224         printk(BIOS_DEBUG, "Wrote the mp table end at: %p - %p\n",
 225                 mc, smp_next_mpe_entry(mc));
 226         return smp_next_mpe_entry(mc);
 227 }
 228
 229 unsigned long write_smp_table(unsigned long addr)
 230 {
 231         void *v;
 232         v = smp_write_floating_table(addr);
 233         return (unsigned long)smp_write_config_table(v);
 234 }