src/mainboard/tyan/s2912_fam10/mptable.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2007 AMD
   5  * Written by Yinghai Lu <yinghailu@amd.com> for AMD.
   6  *
   7  * This program is free software; you can redistribute it and/or modify
   8  * it under the terms of the GNU General Public License as published by
   9  * the Free Software Foundation; either version 2 of the License, or
  10  * (at your option) any later version.
  11  *
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15  * GNU General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program; if not, write to the Free Software
  19  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  20  */
  21
  22 #include <console/console.h>
  23 #include <arch/smp/mpspec.h>
  24 #include <device/pci.h>
  25 #include <string.h>
  26 #include <stdint.h>
  27 #include <cpu/amd/amdfam10_sysconf.h>
  28 #include "mb_sysconf.h"
  29
  30 static void *smp_write_config_table(void *v)
  31 {
  32         struct mp_config_table *mc;
  33         struct mb_sysconf_t *m;
  34         unsigned sbdn;
  35         int i,j;
  36
  37         mc = (void *)(((char *)v) + SMP_FLOATING_TABLE_LEN);
  38
  39         mptable_init(mc, "S2895       ", LAPIC_ADDR);
  40
  41         smp_write_processors(mc);
  42
  43         get_bus_conf();
  44         sbdn = sysconf.sbdn;
  45         m = sysconf.mb;
  46
  47 /*Bus:          Bus ID  Type*/
  48         /* define bus and isa numbers */
  49         for(j= 0; j < 256 ; j++) {
  50                 if(m->bus_type[j])
  51                          smp_write_bus(mc, j, "PCI   ");
  52         }
  53         smp_write_bus(mc, m->bus_isa, "ISA   ");
  54
  55 /*I/O APICs:    APIC ID Version State           Address*/
  56         {
  57                 device_t dev;
  58                 struct resource *res;
  59                 uint32_t dword;
  60
  61                 dev = dev_find_slot(m->bus_mcp55[0], PCI_DEVFN(sbdn+ 0x1,0));
  62                 if (dev) {
  63                         res = find_resource(dev, PCI_BASE_ADDRESS_1);
  64                         if (res) {
  65                                 smp_write_ioapic(mc, m->apicid_mcp55, 0x11, res->base);
  66                         }
  67
  68                         dword = 0x43c6c643;
  69                         pci_write_config32(dev, 0x7c, dword);
  70
  71                         dword = 0x81001a00;
  72                         pci_write_config32(dev, 0x80, dword);
  73
  74                         dword = 0xd00002d2;
  75                         pci_write_config32(dev, 0x84, dword);
  76
  77                 }
  78
  79
  80         }
  81
  82         mptable_add_isa_interrupts(mc, m->bus_isa, m->apicid_mcp55, 0);
  83
  84                         /*I/O Ints:     Type    Polarity    Trigger                     Bus ID   IRQ    APIC ID PIN# */
  85         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[0], ((sbdn+1)<<2)|1, m->apicid_mcp55, 0xa);
  86
  87         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[0], ((sbdn+2)<<2)|0, m->apicid_mcp55, 0x16); // 22
  88
  89         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[0], ((sbdn+2)<<2)|1, m->apicid_mcp55, 0x17); // 23
  90
  91         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[0], ((sbdn+5)<<2)|0, m->apicid_mcp55, 0x14); // 20
  92         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[0], ((sbdn+5)<<2)|1, m->apicid_mcp55, 0x17); // 23
  93         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[0], ((sbdn+5)<<2)|2, m->apicid_mcp55, 0x15); // 21
  94
  95         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[0], ((sbdn+8)<<2)|0, m->apicid_mcp55, 0x16); // 22
  96         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[0], ((sbdn+9)<<2)|0, m->apicid_mcp55, 0x15); // 21
  97
  98         for(j=7; j>=2; j--) {
  99                 if(!m->bus_mcp55[j]) continue;
 100                 for(i=0;i<4;i++) {
 101                         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[j], (0x00<<2)|i, m->apicid_mcp55, 0x10 + (2+j+i+4-sbdn%4)%4);
 102                 }
 103         }
 104
 105         for(j=0; j<1; j++)
 106                 for(i=0;i<4;i++) {
 107                         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[1], ((0x04+j)<<2)|i, m->apicid_mcp55, 0x10 + (2+i+j)%4);
 108                 }
 109
 110 /*Local Ints:   Type    Polarity    Trigger     Bus ID   IRQ    APIC ID PIN#*/
 111         smp_write_intsrc(mc, mp_ExtINT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, m->bus_isa, 0x0, MP_APIC_ALL, 0x0);
 112         smp_write_intsrc(mc, mp_NMI, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, m->bus_isa, 0x0, MP_APIC_ALL, 0x1);
 113         /* There is no extension information... */
 114
 115         /* Compute the checksums */
 116         mc->mpe_checksum = smp_compute_checksum(smp_next_mpc_entry(mc), mc->mpe_length);
 117         mc->mpc_checksum = smp_compute_checksum(mc, mc->mpc_length);
 118         printk(BIOS_DEBUG, "Wrote the mp table end at: %p - %p\n",
 119                 mc, smp_next_mpe_entry(mc));
 120         return smp_next_mpe_entry(mc);
 121 }
 122
 123 unsigned long write_smp_table(unsigned long addr)
 124 {
 125         void *v;
 126         v = smp_write_floating_table(addr);
 127         return (unsigned long)smp_write_config_table(v);
 128 }