src/mainboard/tyan/s2912/mptable.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2007 AMD
   5  * Written by Yinghai Lu <yinghailu@amd.com> for AMD.
   6  *
   7  * This program is free software; you can redistribute it and/or modify
   8  * it under the terms of the GNU General Public License as published by
   9  * the Free Software Foundation; either version 2 of the License, or
  10  * (at your option) any later version.
  11  *
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15  * GNU General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program; if not, write to the Free Software
  19  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  20  */
  21
  22 #include <console/console.h>
  23 #include <arch/smp/mpspec.h>
  24 #include <device/pci.h>
  25 #include <string.h>
  26 #include <stdint.h>
  27
  28 #include <cpu/amd/amdk8_sysconf.h>
  29
  30 #include "mb_sysconf.h"
  31
  32 void *smp_write_config_table(void *v)
  33 {
  34         static const char sig[4] = "PCMP";
  35         static const char oem[8] = "TYAN    ";
  36         static const char productid[12] = "S2895       ";
  37         struct mp_config_table *mc;
  38         struct mb_sysconf_t *m;
  39         unsigned sbdn;
  40
  41         int i,j;
  42
  43         mc = (void *)(((char *)v) + SMP_FLOATING_TABLE_LEN);
  44         memset(mc, 0, sizeof(*mc));
  45
  46         memcpy(mc->mpc_signature, sig, sizeof(sig));
  47         mc->mpc_length = sizeof(*mc); /* initially just the header */
  48         mc->mpc_spec = 0x04;
  49         mc->mpc_checksum = 0; /* not yet computed */
  50         memcpy(mc->mpc_oem, oem, sizeof(oem));
  51         memcpy(mc->mpc_productid, productid, sizeof(productid));
  52         mc->mpc_oemptr = 0;
  53         mc->mpc_oemsize = 0;
  54         mc->mpc_entry_count = 0; /* No entries yet... */
  55         mc->mpc_lapic = LAPIC_ADDR;
  56         mc->mpe_length = 0;
  57         mc->mpe_checksum = 0;
  58         mc->reserved = 0;
  59
  60         smp_write_processors(mc);
  61
  62         get_bus_conf();
  63         sbdn = sysconf.sbdn;
  64         m = sysconf.mb;
  65
  66 /*Bus:          Bus ID  Type*/
  67        /* define bus and isa numbers */
  68         for(j= 0; j < 256 ; j++) {
  69                 if(m->bus_type[j])
  70                          smp_write_bus(mc, j, "PCI   ");
  71         }
  72         smp_write_bus(mc, m->bus_isa, "ISA   ");
  73
  74 /*I/O APICs:    APIC ID Version State           Address*/
  75         {
  76                 device_t dev;
  77                 struct resource *res;
  78                 uint32_t dword;
  79
  80                 dev = dev_find_slot(m->bus_mcp55[0], PCI_DEVFN(sbdn+ 0x1,0));
  81                 if (dev) {
  82                         res = find_resource(dev, PCI_BASE_ADDRESS_1);
  83                         if (res) {
  84                                 smp_write_ioapic(mc, m->apicid_mcp55, 0x11, res->base);
  85                         }
  86
  87                         dword = 0x43c6c643;
  88                         pci_write_config32(dev, 0x7c, dword);
  89
  90                         dword = 0x81001a00;
  91                         pci_write_config32(dev, 0x80, dword);
  92
  93                         dword = 0xd00002d2;
  94                         pci_write_config32(dev, 0x84, dword);
  95
  96                 }
  97
  98
  99         }
 100
 101                    /*I/O Ints:  Type    Polarity    Trigger                     Bus ID   IRQ    APIC ID PIN# */
 102         smp_write_intsrc(mc, mp_ExtINT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, m->bus_isa, 0x0, m->apicid_mcp55, 0x0);
 103         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0x1, m->apicid_mcp55, 0x1);
 104         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0x0, m->apicid_mcp55, 0x2);
 105         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0x3, m->apicid_mcp55, 0x3);
 106         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0x4, m->apicid_mcp55, 0x4);
 107         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0x6, m->apicid_mcp55, 0x6);
 108         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0x7, m->apicid_mcp55, 0x7);
 109         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0x8, m->apicid_mcp55, 0x8);
 110         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0xc, m->apicid_mcp55, 0xc);
 111         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0xd, m->apicid_mcp55, 0xd);
 112         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0xe, m->apicid_mcp55, 0xe);
 113         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  m->bus_isa, 0xf, m->apicid_mcp55, 0xf);
 114
 115         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[0], ((sbdn+1)<<2)|1, m->apicid_mcp55, 0xa);
 116
 117         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[0], ((sbdn+2)<<2)|0, m->apicid_mcp55, 0x16); // 22
 118
 119         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[0], ((sbdn+2)<<2)|1, m->apicid_mcp55, 0x17); // 23
 120
 121         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[0], ((sbdn+5)<<2)|0, m->apicid_mcp55, 0x14); // 20
 122         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[0], ((sbdn+5)<<2)|1, m->apicid_mcp55, 0x17); // 23
 123         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[0], ((sbdn+5)<<2)|2, m->apicid_mcp55, 0x15); // 21
 124
 125         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[0], ((sbdn+8)<<2)|0, m->apicid_mcp55, 0x16); // 22
 126         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[0], ((sbdn+9)<<2)|0, m->apicid_mcp55, 0x15); // 21
 127
 128         for(j=7; j>=2; j--) {
 129                 if(!m->bus_mcp55[j]) continue;
 130                 for(i=0;i<4;i++) {
 131                         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[j], (0x00<<2)|i, m->apicid_mcp55, 0x10 + (2+j+i+4-sbdn%4)%4);
 132                 }
 133         }
 134
 135         for(j=0; j<1; j++)
 136                 for(i=0;i<4;i++) {
 137                         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[1], ((0x04+j)<<2)|i, m->apicid_mcp55, 0x10 + (2+i+j)%4);
 138                 }
 139
 140 /*Local Ints:   Type    Polarity    Trigger     Bus ID   IRQ    APIC ID PIN#*/
 141         smp_write_intsrc(mc, mp_ExtINT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, m->bus_isa, 0x0, MP_APIC_ALL, 0x0);
 142         smp_write_intsrc(mc, mp_NMI, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, m->bus_isa, 0x0, MP_APIC_ALL, 0x1);
 143         /* There is no extension information... */
 144
 145         /* Compute the checksums */
 146         mc->mpe_checksum = smp_compute_checksum(smp_next_mpc_entry(mc), mc->mpe_length);
 147         mc->mpc_checksum = smp_compute_checksum(mc, mc->mpc_length);
 148         printk_debug("Wrote the mp table end at: %p - %p\n",
 149                 mc, smp_next_mpe_entry(mc));
 150         return smp_next_mpe_entry(mc);
 151 }
 152
 153 unsigned long write_smp_table(unsigned long addr)
 154 {
 155         void *v;
 156         v = smp_write_floating_table(addr);
 157         return (unsigned long)smp_write_config_table(v);
 158 }