src/mainboard/tyan/s2912/get_bus_conf.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2007 AMD
   5  * Written by Yinghai Lu <yinghailu@amd.com> for AMD.
   6  *
   7  * This program is free software; you can redistribute it and/or modify
   8  * it under the terms of the GNU General Public License as published by
   9  * the Free Software Foundation; either version 2 of the License, or
  10  * (at your option) any later version.
  11  *
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15  * GNU General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program; if not, write to the Free Software
  19  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  20  */
  21
  22 #include <console/console.h>
  23 #include <device/pci.h>
  24 #include <device/pci_ids.h>
  25 #include <string.h>
  26 #include <stdint.h>
  27 #if CONFIG_LOGICAL_CPUS==1
  28 #include <cpu/amd/multicore.h>
  29 #endif
  30 #include <cpu/amd/amdk8_sysconf.h>
  31 #include <stdlib.h>
  32 #include "mb_sysconf.h"
  33
  34 // Global variables for MB layouts and these will be shared by irqtable mptable and acpi_tables
  35 struct mb_sysconf_t mb_sysconf;
  36
  37 unsigned pci1234x[] =
  38 {
  39         // Here you only need to set value in pci1234 for HT-IO that could be
  40         // installed or not.
  41         // You may need to preset pci1234 for HTIO board, please refer to
  42         // src/northbridge/amd/amdk8/get_sblk_pci1234.c for detail
  43         0x0000ff0,
  44         0x0000ff0,
  45         0x0000ff0,
  46 //      0x0000ff0,
  47 //      0x0000ff0,
  48 //      0x0000ff0,
  49 //      0x0000ff0,
  50 //      0x0000ff0
  51 };
  52 unsigned hcdnx[] =
  53 {
  54         // HT Chain device num, actually it is unit id base of every ht device
  55         // in chain, assume every chain only have 4 ht device at most
  56         0x20202020,
  57         0x20202020,
  58         0x20202020,
  59 //      0x20202020,
  60 //      0x20202020,
  61 //      0x20202020,
  62 //      0x20202020,
  63 //      0x20202020,
  64 };
  65
  66 static unsigned get_bus_conf_done = 0;
  67
  68 void get_bus_conf(void)
  69 {
  70         unsigned apicid_base;
  71         struct mb_sysconf_t *m;
  72
  73         device_t dev;
  74         int i, j;
  75
  76         if(get_bus_conf_done==1) return; //do it only once
  77
  78         get_bus_conf_done = 1;
  79
  80         sysconf.mb = &mb_sysconf;
  81
  82         m = sysconf.mb;
  83         memset(m, 0, sizeof(struct mb_sysconf_t));
  84
  85         sysconf.hc_possible_num = ARRAY_SIZE(pci1234x);
  86         for(i=0;i<sysconf.hc_possible_num; i++) {
  87                 sysconf.pci1234[i] = pci1234x[i];
  88                 sysconf.hcdn[i] = hcdnx[i];
  89         }
  90
  91         get_sblk_pci1234();
  92
  93         sysconf.sbdn = (sysconf.hcdn[0] & 0xff); // first byte of first chain
  94
  95         m->bus_type[0] = 1; //pci
  96
  97         m->bus_mcp55[0] = (sysconf.pci1234[0] >> 16) & 0xff;
  98
  99         /* MCP55 */
 100         dev = dev_find_slot(m->bus_mcp55[0], PCI_DEVFN(sysconf.sbdn + 0x06,0));
 101         if (dev) {
 102                 m->bus_mcp55[1] = pci_read_config8(dev, PCI_SECONDARY_BUS);
 103         } else {
 104                 printk(BIOS_DEBUG, "ERROR - could not find PCI 1:%02x.0, using defaults\n", sysconf.sbdn + 0x06);
 105         }
 106
 107         for(i=2; i<8;i++) {
 108                 dev = dev_find_slot(m->bus_mcp55[0], PCI_DEVFN(sysconf.sbdn + 0x0a + i - 2 , 0));
 109                 if (dev) {
 110                         m->bus_mcp55[i] = pci_read_config8(dev, PCI_SECONDARY_BUS);
 111                 } else {
 112                         printk(BIOS_DEBUG, "ERROR - could not find PCI %02x:%02x.0, using defaults\n", m->bus_mcp55[0], sysconf.sbdn + 0x0a + i - 2 );
 113                 }
 114         }
 115
 116         for(i=0; i< sysconf.hc_possible_num; i++) {
 117                 if(!(sysconf.pci1234[i] & 0x1) ) continue;
 118
 119                 unsigned busn = (sysconf.pci1234[i] >> 16) & 0xff;
 120                 unsigned busn_max = (sysconf.pci1234[i] >> 24) & 0xff;
 121                 for (j = busn; j <= busn_max; j++)
 122                         m->bus_type[j] = 1;
 123                 if(m->bus_isa <= busn_max)
 124                         m->bus_isa = busn_max + 1;
 125                 printk(BIOS_DEBUG, "i=%d bus range: [%x, %x] bus_isa=%x\n",i, busn, busn_max, m->bus_isa);
 126         }
 127
 128 /*I/O APICs:    APIC ID Version State           Address*/
 129 #if CONFIG_LOGICAL_CPUS==1
 130         apicid_base = get_apicid_base(1);
 131 #else
 132         apicid_base = CONFIG_MAX_PHYSICAL_CPUS;
 133 #endif
 134         m->apicid_mcp55 = apicid_base+0;
 135 }
 136