src/mainboard/tyan/s2895/mptable.c

   1 #include <console/console.h>
   2 #include <arch/smp/mpspec.h>
   3 #include <device/pci.h>
   4 #include <string.h>
   5 #include <stdint.h>
   6 #include <cpu/amd/amdk8_sysconf.h>
   7
   8 extern  unsigned char bus_ck804_0; //1
   9 extern  unsigned char bus_ck804_1; //2
  10 extern  unsigned char bus_ck804_2; //3
  11 extern  unsigned char bus_ck804_3; //4
  12 extern  unsigned char bus_ck804_4; //5
  13 extern  unsigned char bus_ck804_5; //6
  14 extern  unsigned char bus_8131_0;  //7
  15 extern  unsigned char bus_8131_1;  //8
  16 extern  unsigned char bus_8131_2;  //9
  17 extern  unsigned char bus_ck804b_0;//a
  18 extern  unsigned char bus_ck804b_1;//b
  19 extern  unsigned char bus_ck804b_2;//c
  20 extern  unsigned char bus_ck804b_3;//d
  21 extern  unsigned char bus_ck804b_4;//e
  22 extern  unsigned char bus_ck804b_5;//f
  23 extern  unsigned apicid_ck804;
  24 extern  unsigned apicid_8131_1;
  25 extern  unsigned apicid_8131_2;
  26 extern  unsigned apicid_ck804b;
  27
  28 extern  unsigned sbdn3;
  29 extern  unsigned sbdnb;
  30
  31 static void *smp_write_config_table(void *v)
  32 {
  33         struct mp_config_table *mc;
  34         unsigned sbdn;
  35         int i, bus_isa;
  36
  37         mc = (void *)(((char *)v) + SMP_FLOATING_TABLE_LEN);
  38
  39         mptable_init(mc, LAPIC_ADDR);
  40
  41         smp_write_processors(mc);
  42
  43         get_bus_conf();
  44         sbdn = sysconf.sbdn;
  45
  46         mptable_write_buses(mc, NULL, &bus_isa);
  47
  48 /*I/O APICs:    APIC ID Version State           Address*/
  49         {
  50                 device_t dev;
  51                 struct resource *res;
  52                 uint32_t dword;
  53
  54                 dev = dev_find_slot(bus_ck804_0, PCI_DEVFN(sbdn+ 0x1,0));
  55                 if (dev) {
  56                         res = find_resource(dev, PCI_BASE_ADDRESS_1);
  57                         if (res) {
  58                                 smp_write_ioapic(mc, apicid_ck804, 0x11, res->base);
  59                         }
  60
  61         /* Initialize interrupt mapping*/
  62
  63                         dword = 0x0120d218;
  64                         pci_write_config32(dev, 0x7c, dword);
  65
  66                         dword = 0x12008a00;
  67                         pci_write_config32(dev, 0x80, dword);
  68
  69                         dword = 0x00080d7d;
  70                         pci_write_config32(dev, 0x84, dword);
  71
  72                 }
  73
  74                 dev = dev_find_slot(bus_8131_0, PCI_DEVFN(sbdn3,1));
  75                 if (dev) {
  76                         res = find_resource(dev, PCI_BASE_ADDRESS_0);
  77                         if (res) {
  78                                 smp_write_ioapic(mc, apicid_8131_1, 0x11, res->base);
  79                         }
  80                 }
  81                 dev = dev_find_slot(bus_8131_0, PCI_DEVFN(sbdn3+1,1));
  82                 if (dev) {
  83                         res = find_resource(dev, PCI_BASE_ADDRESS_0);
  84                         if (res) {
  85                                 smp_write_ioapic(mc, apicid_8131_2, 0x11, res->base);
  86                         }
  87                 }
  88
  89             if(sysconf.pci1234[2] & 0xf) {
  90                 dev = dev_find_slot(bus_ck804b_0, PCI_DEVFN(sbdnb + 0x1,0));
  91                 if (dev) {
  92                         res = find_resource(dev, PCI_BASE_ADDRESS_1);
  93                         if (res) {
  94                                 smp_write_ioapic(mc, apicid_ck804b, 0x11, res->base);
  95                         }
  96
  97                         dword = 0x0000d218; // Why does the factory BIOS have 0?
  98                         pci_write_config32(dev, 0x7c, dword);
  99
 100                         dword = 0x00000000;
 101                         pci_write_config32(dev, 0x80, dword);
 102
 103                         dword = 0x00000d00; // Same here.
 104                         pci_write_config32(dev, 0x84, dword);
 105
 106                 }
 107             }
 108
 109         }
 110
 111         mptable_add_isa_interrupts(mc, bus_isa, apicid_ck804, 1);
 112
 113 /*I/O Ints:     Type    Polarity    Trigger     Bus ID   IRQ    APIC ID PIN# */
 114 // Onboard ck804 smbus
 115         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_ck804_0, ((sbdn+1)<<2)|1, apicid_ck804, 0xa);
 116 // 10
 117
 118 // Onboard ck804 USB 1.1
 119         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_ck804_0, ((sbdn+2)<<2)|0, apicid_ck804, 0x15); // 21
 120
 121 // Onboard ck804 USB 2
 122         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_ck804_0, ((sbdn+2)<<2)|1, apicid_ck804, 0x14); // 20
 123
 124 // Onboard ck804 Audio
 125         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_ck804_0, ((sbdn+4)<<2)|0, apicid_ck804, 0x14); // 20
 126
 127 // Onboard ck804 SATA 0
 128         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_ck804_0, ((sbdn +7)<<2)|0, apicid_ck804, 0x17); // 23
 129
 130 // Onboard ck804 SATA 1
 131         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_ck804_0, ((sbdn +8)<<2)|0, apicid_ck804, 0x16); // 22
 132
 133 // Onboard ck804 NIC
 134         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_ck804_0, ((sbdn +0x0a)<<2)|0, apicid_ck804, 0x15); // 21
 135
 136 //Slot PCIE x16
 137         for(i=0;i<4;i++) {
 138                 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_ck804_5, (0x00<<2)|i, apicid_ck804, 0x10 + (2+i+4-sbdn%4)%4);
 139         }
 140
 141 //Onboard Firewire
 142         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_ck804_1, (0x05<<2)|0, apicid_ck804, 0x13); // 19
 143
 144 //Slot 2 PCI 32
 145         for(i=0;i<4;i++) {
 146                 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_ck804_1, (0x04<<2)|i, apicid_ck804, 0x10 + (0+i)%4); //16
 147         }
 148
 149         if(sysconf.pci1234[2] & 0xf) {
 150 //Onboard ck804b NIC
 151         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_ck804b_0, ((sbdnb+0x0a)<<2)|0, apicid_ck804b, 0x15);//24+4+4+21=53
 152
 153 //Slot 3 PCIE x16
 154         for(i=0;i<4;i++) {
 155                 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_ck804b_5, (0x00<<2)|i, apicid_ck804b, 0x10 + (2+i+4-sbdnb%4)%4);
 156         }
 157         }
 158
 159 //Channel B of 8131
 160
 161 //Slot 4 PCI-X 100/66
 162         for(i=0;i<4;i++) {
 163                 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (4<<2)|i, apicid_8131_2, (0+i)%4);
 164         }
 165
 166 //Slot 5 PCIX 100/66
 167         for(i=0;i<4;i++) {
 168                 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (9<<2)|i, apicid_8131_2, (1+i)%4); // 29
 169         }
 170
 171 //OnBoard LSI SCSI
 172         for(i=0;i<2;i++) {
 173                 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (6<<2)|i, apicid_8131_2, (2+i)%4); //30
 174         }
 175
 176 //Channel A of 8131
 177
 178 //Slot 6 PCIX 133/100/66
 179         for(i=0;i<4;i++) {
 180                 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (4<<2)|i, apicid_8131_1, (0+i)%4); //24
 181         }
 182
 183 /*Local Ints:   Type    Polarity    Trigger     Bus ID   IRQ    APIC ID PIN#*/
 184         mptable_lintsrc(mc, bus_isa);
 185         /* There is no extension information... */
 186
 187         /* Compute the checksums */
 188         return mptable_finalize(mc);
 189 }
 190
 191 unsigned long write_smp_table(unsigned long addr)
 192 {
 193         void *v;
 194         v = smp_write_floating_table(addr, 0);
 195         return (unsigned long)smp_write_config_table(v);
 196 }