src/mainboard/tyan/s2892/Options.lb

   1 uses CONFIG_GENERATE_MP_TABLE
   2 uses CONFIG_GENERATE_PIRQ_TABLE
   3 uses CONFIG_USE_FALLBACK_IMAGE
   4 uses CONFIG_HAVE_FALLBACK_BOOT
   5 uses CONFIG_HAVE_HARD_RESET
   6 uses CONFIG_IRQ_SLOT_COUNT
   7 uses CONFIG_HAVE_OPTION_TABLE
   8 uses CONFIG_MAX_CPUS
   9 uses CONFIG_MAX_PHYSICAL_CPUS
  10 uses CONFIG_LOGICAL_CPUS
  11 uses CONFIG_IOAPIC
  12 uses CONFIG_SMP
  13 uses CONFIG_FALLBACK_SIZE
  14 uses CONFIG_ROM_SIZE
  15 uses CONFIG_ROM_SECTION_SIZE
  16 uses CONFIG_ROM_IMAGE_SIZE
  17 uses CONFIG_ROM_SECTION_SIZE
  18 uses CONFIG_ROM_SECTION_OFFSET
  19 uses CONFIG_ROM_PAYLOAD
  20 uses CONFIG_COMPRESSED_PAYLOAD_LZMA
  21 uses CONFIG_PRECOMPRESSED_PAYLOAD
  22 uses CONFIG_ROMBASE
  23 uses CONFIG_XIP_ROM_SIZE
  24 uses CONFIG_XIP_ROM_BASE
  25 uses CONFIG_STACK_SIZE
  26 uses CONFIG_HEAP_SIZE
  27 uses CONFIG_USE_OPTION_TABLE
  28 uses CONFIG_LB_CKS_RANGE_START
  29 uses CONFIG_LB_CKS_RANGE_END
  30 uses CONFIG_LB_CKS_LOC
  31 uses CONFIG_GENERATE_ACPI_TABLES
  32 uses CONFIG_HAVE_ACPI_RESUME
  33 uses CONFIG_HAVE_LOW_TABLES
  34 uses CONFIG_MULTIBOOT
  35 uses CONFIG_HAVE_SMI_HANDLER
  36 uses CONFIG_MAINBOARD
  37 uses CONFIG_MAINBOARD_PART_NUMBER
  38 uses CONFIG_MAINBOARD_VENDOR
  39 uses CONFIG_MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID
  40 uses CONFIG_MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID
  41 uses COREBOOT_EXTRA_VERSION
  42 uses CONFIG_RAMBASE
  43 uses CONFIG_GDB_STUB
  44 uses CONFIG_CROSS_COMPILE
  45 uses CC
  46 uses HOSTCC
  47 uses CONFIG_OBJCOPY
  48 uses CONFIG_TTYS0_BAUD
  49 uses CONFIG_TTYS0_BASE
  50 uses CONFIG_TTYS0_LCS
  51 uses CONFIG_DEFAULT_CONSOLE_LOGLEVEL
  52 uses CONFIG_MAXIMUM_CONSOLE_LOGLEVEL
  53 uses CONFIG_MAINBOARD_POWER_ON_AFTER_POWER_FAIL
  54 uses CONFIG_CONSOLE_SERIAL8250
  55 uses CONFIG_CONSOLE_BTEXT
  56 uses CONFIG_HAVE_INIT_TIMER
  57 uses CONFIG_GDB_STUB
  58 uses CONFIG_CONSOLE_VGA
  59 uses CONFIG_VGA_ROM_RUN
  60 uses CONFIG_PCI_ROM_RUN
  61 uses CONFIG_HW_MEM_HOLE_SIZEK
  62
  63 uses CONFIG_USE_DCACHE_RAM
  64 uses CONFIG_DCACHE_RAM_BASE
  65 uses CONFIG_DCACHE_RAM_SIZE
  66 uses CONFIG_USE_INIT
  67 uses CONFIG_USE_PRINTK_IN_CAR
  68
  69 uses CONFIG_HT_CHAIN_UNITID_BASE
  70 uses CONFIG_HT_CHAIN_END_UNITID_BASE
  71 uses CONFIG_SB_HT_CHAIN_ON_BUS0
  72 uses CONFIG_SB_HT_CHAIN_UNITID_OFFSET_ONLY
  73
  74 uses CONFIG_ID_SECTION_OFFSET
  75
  76 ## CONFIG_ROM_SIZE is the size of boot ROM that this board will use.
  77 default CONFIG_ROM_SIZE=1024*1024
  78
  79 ##
  80 ## CONFIG_FALLBACK_SIZE is the amount of the ROM the complete fallback image will use
  81 ##
  82 default CONFIG_FALLBACK_SIZE = CONFIG_ROM_IMAGE_SIZE
  83
  84 ###
  85 ### Build options
  86 ###
  87
  88 ##
  89 ## Build code for the fallback boot
  90 ##
  91 default CONFIG_HAVE_FALLBACK_BOOT=1
  92
  93 ##
  94 ## Build code to reset the motherboard from coreboot
  95 ##
  96 default CONFIG_HAVE_HARD_RESET=1
  97
  98 ##
  99 ## Build SMI handler
 100 ##
 101 default CONFIG_HAVE_SMI_HANDLER=0
 102
 103 ##
 104 ## Build code to export a programmable irq routing table
 105 ##
 106 default CONFIG_GENERATE_PIRQ_TABLE=1
 107 default CONFIG_IRQ_SLOT_COUNT=11
 108
 109 ##
 110 ## Build code to export an x86 MP table
 111 ## Useful for specifying IRQ routing values
 112 ##
 113 default CONFIG_GENERATE_MP_TABLE=1
 114
 115 ##
 116 ## Build code to provide ACPI support
 117 ##
 118 default CONFIG_GENERATE_ACPI_TABLES=1
 119 default CONFIG_HAVE_LOW_TABLES=1
 120 default CONFIG_MULTIBOOT=0
 121
 122 ##
 123 ## Build code to export a CMOS option table
 124 ##
 125 default CONFIG_HAVE_OPTION_TABLE=1
 126
 127 ##
 128 ## Move the default coreboot cmos range off of AMD RTC registers
 129 ##
 130 default CONFIG_LB_CKS_RANGE_START=49
 131 default CONFIG_LB_CKS_RANGE_END=122
 132 default CONFIG_LB_CKS_LOC=123
 133
 134 #VGA Console
 135 default CONFIG_CONSOLE_VGA=1
 136 default CONFIG_PCI_ROM_RUN=1
 137 default CONFIG_VGA_ROM_RUN=1
 138
 139 ##
 140 ## Build code for SMP support
 141 ## Only worry about 2 micro processors
 142 ##
 143 default CONFIG_SMP=1
 144 default CONFIG_MAX_CPUS=4
 145 default CONFIG_MAX_PHYSICAL_CPUS=2
 146 default CONFIG_LOGICAL_CPUS=1
 147
 148 #1G memory hole
 149 default CONFIG_HW_MEM_HOLE_SIZEK=0x100000
 150
 151 ##HT Unit ID offset, default is 1, the typical one
 152 default CONFIG_HT_CHAIN_UNITID_BASE=0x0
 153
 154 ##real SB Unit ID, default is 0x20, mean dont touch it at last
 155 #default CONFIG_HT_CHAIN_END_UNITID_BASE=0x0
 156
 157 #make the SB HT chain on bus 0, default is not (0)
 158 default CONFIG_SB_HT_CHAIN_ON_BUS0=2
 159
 160 ##only offset for SB chain?, default is yes(1)
 161 default CONFIG_SB_HT_CHAIN_UNITID_OFFSET_ONLY=0
 162
 163 #BTEXT Console
 164 #default CONFIG_CONSOLE_BTEXT=1
 165
 166 #VGA Console
 167 default CONFIG_CONSOLE_VGA=1
 168 default CONFIG_PCI_ROM_RUN=1
 169
 170 ##
 171 ## enable CACHE_AS_RAM specifics
 172 ##
 173 default CONFIG_USE_DCACHE_RAM=1
 174 default CONFIG_DCACHE_RAM_BASE=0xcf000
 175 default CONFIG_DCACHE_RAM_SIZE=0x1000
 176 default CONFIG_USE_INIT=0
 177
 178
 179 ##
 180 ## Build code to setup a generic IOAPIC
 181 ##
 182 default CONFIG_IOAPIC=1
 183
 184 ##
 185 ## Clean up the motherboard id strings
 186 ##
 187 default CONFIG_MAINBOARD_PART_NUMBER="s2892"
 188 default CONFIG_MAINBOARD_VENDOR="Tyan"
 189 default CONFIG_MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID=0x10f1
 190 default CONFIG_MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID=0x2892
 191
 192 ###
 193 ### coreboot layout values
 194 ###
 195
 196 ## CONFIG_ROM_IMAGE_SIZE is the amount of space to allow coreboot to occupy.
 197 default CONFIG_ROM_IMAGE_SIZE = 65536
 198
 199 ##
 200 ## Use a small 8K stack
 201 ##
 202 default CONFIG_STACK_SIZE=0x2000
 203
 204 ##
 205 ## Use a small 16K heap
 206 ##
 207 default CONFIG_HEAP_SIZE=0x4000
 208
 209 ##
 210 ## Only use the option table in a normal image
 211 ##
 212 default CONFIG_USE_OPTION_TABLE = !CONFIG_USE_FALLBACK_IMAGE
 213
 214 ##
 215 ## Coreboot C code runs at this location in RAM
 216 ##
 217 default CONFIG_RAMBASE=0x00004000
 218
 219 ##
 220 ## Load the payload from the ROM
 221 ##
 222 default CONFIG_ROM_PAYLOAD = 1
 223
 224 ###
 225 ### Defaults of options that you may want to override in the target config file
 226 ###
 227
 228 ##
 229 ## The default compiler
 230 ##
 231 default CC="$(CONFIG_CROSS_COMPILE)gcc -m32"
 232 default HOSTCC="gcc"
 233
 234 ##
 235 ## Disable the gdb stub by default
 236 ##
 237 default CONFIG_GDB_STUB=0
 238
 239 default CONFIG_USE_PRINTK_IN_CAR=1
 240
 241 ##
 242 ## The Serial Console
 243 ##
 244
 245 # To Enable the Serial Console
 246 default CONFIG_CONSOLE_SERIAL8250=1
 247
 248 ## Select the serial console baud rate
 249 default CONFIG_TTYS0_BAUD=115200
 250 #default CONFIG_TTYS0_BAUD=57600
 251 #default CONFIG_TTYS0_BAUD=38400
 252 #default CONFIG_TTYS0_BAUD=19200
 253 #default CONFIG_TTYS0_BAUD=9600
 254 #default CONFIG_TTYS0_BAUD=4800
 255 #default CONFIG_TTYS0_BAUD=2400
 256 #default CONFIG_TTYS0_BAUD=1200
 257
 258 # Select the serial console base port
 259 default CONFIG_TTYS0_BASE=0x3f8
 260
 261 # Select the serial protocol
 262 # This defaults to 8 data bits, 1 stop bit, and no parity
 263 default CONFIG_TTYS0_LCS=0x3
 264
 265 ##
 266 ### Select the coreboot loglevel
 267 ##
 268 ## EMERG      1   system is unusable
 269 ## ALERT      2   action must be taken immediately
 270 ## CRIT       3   critical conditions
 271 ## ERR        4   error conditions
 272 ## WARNING    5   warning conditions
 273 ## NOTICE     6   normal but significant condition
 274 ## INFO       7   informational
 275 ## CONFIG_DEBUG      8   debug-level messages
 276 ## SPEW       9   Way too many details
 277
 278 ## Request this level of debugging output
 279 default  CONFIG_DEFAULT_CONSOLE_LOGLEVEL=8
 280 ## At a maximum only compile in this level of debugging
 281 default  CONFIG_MAXIMUM_CONSOLE_LOGLEVEL=8
 282
 283 ##
 284 ## Select power on after power fail setting
 285 default CONFIG_MAINBOARD_POWER_ON_AFTER_POWER_FAIL="MAINBOARD_POWER_ON"
 286
 287 default CONFIG_ID_SECTION_OFFSET=0x80
 288
 289 ### End Options.lb
 290 end