src/mainboard/tyan/s2892/Options.lb

   1 uses CONFIG_HAVE_MP_TABLE
   2 uses CONFIG_HAVE_PIRQ_TABLE
   3 uses CONFIG_USE_FALLBACK_IMAGE
   4 uses CONFIG_HAVE_FALLBACK_BOOT
   5 uses CONFIG_HAVE_HARD_RESET
   6 uses CONFIG_IRQ_SLOT_COUNT
   7 uses CONFIG_HAVE_OPTION_TABLE
   8 uses CONFIG_MAX_CPUS
   9 uses CONFIG_MAX_PHYSICAL_CPUS
  10 uses CONFIG_LOGICAL_CPUS
  11 uses CONFIG_IOAPIC
  12 uses CONFIG_SMP
  13 uses CONFIG_FALLBACK_SIZE
  14 uses CONFIG_ROM_SIZE
  15 uses CONFIG_ROM_SECTION_SIZE
  16 uses CONFIG_ROM_IMAGE_SIZE
  17 uses CONFIG_ROM_SECTION_SIZE
  18 uses CONFIG_ROM_SECTION_OFFSET
  19 uses CONFIG_ROM_PAYLOAD
  20 uses CONFIG_ROM_PAYLOAD_START
  21 uses CONFIG_COMPRESSED_PAYLOAD_LZMA
  22 uses CONFIG_PRECOMPRESSED_PAYLOAD
  23 uses CONFIG_PAYLOAD_SIZE
  24 uses CONFIG_ROMBASE
  25 uses CONFIG_XIP_ROM_SIZE
  26 uses CONFIG_XIP_ROM_BASE
  27 uses CONFIG_STACK_SIZE
  28 uses CONFIG_HEAP_SIZE
  29 uses CONFIG_USE_OPTION_TABLE
  30 uses CONFIG_LB_CKS_RANGE_START
  31 uses CONFIG_LB_CKS_RANGE_END
  32 uses CONFIG_LB_CKS_LOC
  33 uses CONFIG_HAVE_ACPI_TABLES
  34 uses CONFIG_HAVE_ACPI_RESUME
  35 uses CONFIG_HAVE_LOW_TABLES
  36 uses CONFIG_MULTIBOOT
  37 uses CONFIG_HAVE_SMI_HANDLER
  38 uses CONFIG_MAINBOARD
  39 uses CONFIG_MAINBOARD_PART_NUMBER
  40 uses CONFIG_MAINBOARD_VENDOR
  41 uses CONFIG_MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID
  42 uses CONFIG_MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID
  43 uses COREBOOT_EXTRA_VERSION
  44 uses CONFIG_RAMBASE
  45 uses CONFIG_GDB_STUB
  46 uses CONFIG_CROSS_COMPILE
  47 uses CC
  48 uses HOSTCC
  49 uses CONFIG_OBJCOPY
  50 uses CONFIG_TTYS0_BAUD
  51 uses CONFIG_TTYS0_BASE
  52 uses CONFIG_TTYS0_LCS
  53 uses CONFIG_DEFAULT_CONSOLE_LOGLEVEL
  54 uses CONFIG_MAXIMUM_CONSOLE_LOGLEVEL
  55 uses CONFIG_MAINBOARD_POWER_ON_AFTER_POWER_FAIL
  56 uses CONFIG_CONSOLE_SERIAL8250
  57 uses CONFIG_CONSOLE_BTEXT
  58 uses CONFIG_HAVE_INIT_TIMER
  59 uses CONFIG_GDB_STUB
  60 uses CONFIG_CONSOLE_VGA
  61 uses CONFIG_VGA_ROM_RUN
  62 uses CONFIG_PCI_ROM_RUN
  63 uses CONFIG_HW_MEM_HOLE_SIZEK
  64
  65 uses CONFIG_USE_DCACHE_RAM
  66 uses CONFIG_DCACHE_RAM_BASE
  67 uses CONFIG_DCACHE_RAM_SIZE
  68 uses CONFIG_USE_INIT
  69 uses CONFIG_USE_PRINTK_IN_CAR
  70
  71 uses CONFIG_HT_CHAIN_UNITID_BASE
  72 uses CONFIG_HT_CHAIN_END_UNITID_BASE
  73 uses CONFIG_SB_HT_CHAIN_ON_BUS0
  74 uses CONFIG_SB_HT_CHAIN_UNITID_OFFSET_ONLY
  75
  76 uses CONFIG_LB_MEM_TOPK
  77
  78 ## CONFIG_ROM_SIZE is the size of boot ROM that this board will use.
  79 default CONFIG_ROM_SIZE=1024*1024
  80
  81 ##
  82 ## CONFIG_FALLBACK_SIZE is the amount of the ROM the complete fallback image will use
  83 ##
  84 default CONFIG_FALLBACK_SIZE = CONFIG_ROM_IMAGE_SIZE
  85
  86 ###
  87 ### Build options
  88 ###
  89
  90 ##
  91 ## Build code for the fallback boot
  92 ##
  93 default CONFIG_HAVE_FALLBACK_BOOT=1
  94
  95 ##
  96 ## Build code to reset the motherboard from coreboot
  97 ##
  98 default CONFIG_HAVE_HARD_RESET=1
  99
 100 ##
 101 ## Build SMI handler
 102 ##
 103 default CONFIG_HAVE_SMI_HANDLER=0
 104
 105 ##
 106 ## Build code to export a programmable irq routing table
 107 ##
 108 default CONFIG_HAVE_PIRQ_TABLE=1
 109 default CONFIG_IRQ_SLOT_COUNT=11
 110
 111 ##
 112 ## Build code to export an x86 MP table
 113 ## Useful for specifying IRQ routing values
 114 ##
 115 default CONFIG_HAVE_MP_TABLE=1
 116
 117 ##
 118 ## Build code to provide ACPI support
 119 ##
 120 default CONFIG_HAVE_ACPI_TABLES=1
 121 default CONFIG_HAVE_LOW_TABLES=1
 122 default CONFIG_MULTIBOOT=0
 123
 124 ##
 125 ## Build code to export a CMOS option table
 126 ##
 127 default CONFIG_HAVE_OPTION_TABLE=1
 128
 129 ##
 130 ## Move the default coreboot cmos range off of AMD RTC registers
 131 ##
 132 default CONFIG_LB_CKS_RANGE_START=49
 133 default CONFIG_LB_CKS_RANGE_END=122
 134 default CONFIG_LB_CKS_LOC=123
 135
 136 #VGA Console
 137 default CONFIG_CONSOLE_VGA=1
 138 default CONFIG_PCI_ROM_RUN=1
 139 default CONFIG_VGA_ROM_RUN=1
 140
 141 ##
 142 ## Build code for SMP support
 143 ## Only worry about 2 micro processors
 144 ##
 145 default CONFIG_SMP=1
 146 default CONFIG_MAX_CPUS=4
 147 default CONFIG_MAX_PHYSICAL_CPUS=2
 148 default CONFIG_LOGICAL_CPUS=1
 149
 150 #1G memory hole
 151 default CONFIG_HW_MEM_HOLE_SIZEK=0x100000
 152
 153 ##HT Unit ID offset, default is 1, the typical one
 154 default CONFIG_HT_CHAIN_UNITID_BASE=0x0
 155
 156 ##real SB Unit ID, default is 0x20, mean dont touch it at last
 157 #default CONFIG_HT_CHAIN_END_UNITID_BASE=0x0
 158
 159 #make the SB HT chain on bus 0, default is not (0)
 160 default CONFIG_SB_HT_CHAIN_ON_BUS0=2
 161
 162 ##only offset for SB chain?, default is yes(1)
 163 default CONFIG_SB_HT_CHAIN_UNITID_OFFSET_ONLY=0
 164
 165 #BTEXT Console
 166 #default CONFIG_CONSOLE_BTEXT=1
 167
 168 #VGA Console
 169 default CONFIG_CONSOLE_VGA=1
 170 default CONFIG_PCI_ROM_RUN=1
 171
 172 ##
 173 ## enable CACHE_AS_RAM specifics
 174 ##
 175 default CONFIG_USE_DCACHE_RAM=1
 176 default CONFIG_DCACHE_RAM_BASE=0xcf000
 177 default CONFIG_DCACHE_RAM_SIZE=0x1000
 178 default CONFIG_USE_INIT=0
 179
 180
 181 ##
 182 ## Build code to setup a generic IOAPIC
 183 ##
 184 default CONFIG_IOAPIC=1
 185
 186 ##
 187 ## Clean up the motherboard id strings
 188 ##
 189 default CONFIG_MAINBOARD_PART_NUMBER="s2892"
 190 default CONFIG_MAINBOARD_VENDOR="Tyan"
 191 default CONFIG_MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID=0x10f1
 192 default CONFIG_MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID=0x2892
 193
 194 ###
 195 ### coreboot layout values
 196 ###
 197
 198 ## CONFIG_ROM_IMAGE_SIZE is the amount of space to allow coreboot to occupy.
 199 default CONFIG_ROM_IMAGE_SIZE = 65536
 200
 201 ##
 202 ## Use a small 8K stack
 203 ##
 204 default CONFIG_STACK_SIZE=0x2000
 205
 206 ##
 207 ## Use a small 16K heap
 208 ##
 209 default CONFIG_HEAP_SIZE=0x4000
 210
 211 ##
 212 ## Only use the option table in a normal image
 213 ##
 214 default CONFIG_USE_OPTION_TABLE = !CONFIG_USE_FALLBACK_IMAGE
 215
 216 ##
 217 ## Coreboot C code runs at this location in RAM
 218 ##
 219 default CONFIG_RAMBASE=0x00004000
 220
 221 ##
 222 ## Load the payload from the ROM
 223 ##
 224 default CONFIG_ROM_PAYLOAD = 1
 225
 226 ###
 227 ### Defaults of options that you may want to override in the target config file
 228 ###
 229
 230 ##
 231 ## The default compiler
 232 ##
 233 default CC="$(CONFIG_CROSS_COMPILE)gcc -m32"
 234 default HOSTCC="gcc"
 235
 236 ##
 237 ## Disable the gdb stub by default
 238 ##
 239 default CONFIG_GDB_STUB=0
 240
 241 default CONFIG_USE_PRINTK_IN_CAR=1
 242
 243 ##
 244 ## The Serial Console
 245 ##
 246
 247 # To Enable the Serial Console
 248 default CONFIG_CONSOLE_SERIAL8250=1
 249
 250 ## Select the serial console baud rate
 251 default CONFIG_TTYS0_BAUD=115200
 252 #default CONFIG_TTYS0_BAUD=57600
 253 #default CONFIG_TTYS0_BAUD=38400
 254 #default CONFIG_TTYS0_BAUD=19200
 255 #default CONFIG_TTYS0_BAUD=9600
 256 #default CONFIG_TTYS0_BAUD=4800
 257 #default CONFIG_TTYS0_BAUD=2400
 258 #default CONFIG_TTYS0_BAUD=1200
 259
 260 # Select the serial console base port
 261 default CONFIG_TTYS0_BASE=0x3f8
 262
 263 # Select the serial protocol
 264 # This defaults to 8 data bits, 1 stop bit, and no parity
 265 default CONFIG_TTYS0_LCS=0x3
 266
 267 ##
 268 ### Select the coreboot loglevel
 269 ##
 270 ## EMERG      1   system is unusable
 271 ## ALERT      2   action must be taken immediately
 272 ## CRIT       3   critical conditions
 273 ## ERR        4   error conditions
 274 ## WARNING    5   warning conditions
 275 ## NOTICE     6   normal but significant condition
 276 ## INFO       7   informational
 277 ## CONFIG_DEBUG      8   debug-level messages
 278 ## SPEW       9   Way too many details
 279
 280 ## Request this level of debugging output
 281 default  CONFIG_DEFAULT_CONSOLE_LOGLEVEL=8
 282 ## At a maximum only compile in this level of debugging
 283 default  CONFIG_MAXIMUM_CONSOLE_LOGLEVEL=8
 284
 285 ##
 286 ## Select power on after power fail setting
 287 default CONFIG_MAINBOARD_POWER_ON_AFTER_POWER_FAIL="MAINBOARD_POWER_ON"
 288
 289 ### End Options.lb
 290 end