src/mainboard/tyan/s2891/mptable.c

   1 #include <console/console.h>
   2 #include <arch/smp/mpspec.h>
   3 #include <device/pci.h>
   4 #include <string.h>
   5 #include <stdint.h>
   6
   7 #include <cpu/amd/amdk8_sysconf.h>
   8
   9 extern  unsigned char bus_isa;
  10 extern  unsigned char bus_ck804_0; //1
  11 extern  unsigned char bus_ck804_1; //2
  12 extern  unsigned char bus_ck804_2; //3
  13 extern  unsigned char bus_ck804_3; //4
  14 extern  unsigned char bus_ck804_4; //5
  15 extern  unsigned char bus_ck804_5; //6
  16 extern  unsigned char bus_8131_0;  //7
  17 extern  unsigned char bus_8131_1;  //8
  18 extern  unsigned char bus_8131_2;  //9
  19 extern  unsigned apicid_ck804;
  20 extern  unsigned apicid_8131_1;
  21 extern  unsigned apicid_8131_2;
  22
  23 extern  unsigned sbdn3;
  24
  25
  26
  27 static void *smp_write_config_table(void *v)
  28 {
  29         static const char sig[4] = "PCMP";
  30         static const char oem[8] = "COREBOOT";
  31         static const char productid[12] = "S2891       ";
  32         struct mp_config_table *mc;
  33         unsigned sbdn;
  34
  35         unsigned char bus_num;
  36         int i;
  37
  38         mc = (void *)(((char *)v) + SMP_FLOATING_TABLE_LEN);
  39         memset(mc, 0, sizeof(*mc));
  40
  41         memcpy(mc->mpc_signature, sig, sizeof(sig));
  42         mc->mpc_length = sizeof(*mc); /* initially just the header */
  43         mc->mpc_spec = 0x04;
  44         mc->mpc_checksum = 0; /* not yet computed */
  45         memcpy(mc->mpc_oem, oem, sizeof(oem));
  46         memcpy(mc->mpc_productid, productid, sizeof(productid));
  47         mc->mpc_oemptr = 0;
  48         mc->mpc_oemsize = 0;
  49         mc->mpc_entry_count = 0; /* No entries yet... */
  50         mc->mpc_lapic = LAPIC_ADDR;
  51         mc->mpe_length = 0;
  52         mc->mpe_checksum = 0;
  53         mc->reserved = 0;
  54
  55         smp_write_processors(mc);
  56
  57         get_bus_conf();
  58         sbdn = sysconf.sbdn;
  59
  60 /*Bus:          Bus ID  Type*/
  61        /* define bus and isa numbers */
  62         for(bus_num = 0; bus_num < bus_isa; bus_num++) {
  63                 smp_write_bus(mc, bus_num, "PCI   ");
  64         }
  65         smp_write_bus(mc, bus_isa, "ISA   ");
  66
  67 /*I/O APICs:    APIC ID Version State           Address*/
  68         {
  69                 device_t dev;
  70                 struct resource *res;
  71                 uint32_t dword;
  72
  73                 dev = dev_find_slot(bus_ck804_0, PCI_DEVFN(sbdn+ 0x1,0));
  74                 if (dev) {
  75                         res = find_resource(dev, PCI_BASE_ADDRESS_1);
  76                         if (res) {
  77                                 smp_write_ioapic(mc, apicid_ck804, 0x11, res->base);
  78                         }
  79
  80         /* Initialize interrupt mapping*/
  81
  82                         dword = 0x0120d218;
  83                         pci_write_config32(dev, 0x7c, dword);
  84
  85                         dword = 0x12008a00;
  86                         pci_write_config32(dev, 0x80, dword);
  87
  88                         dword = 0x0000007d;
  89                         pci_write_config32(dev, 0x84, dword);
  90
  91                 }
  92
  93                 dev = dev_find_slot(bus_8131_0, PCI_DEVFN(sbdn3,1));
  94                 if (dev) {
  95                         res = find_resource(dev, PCI_BASE_ADDRESS_0);
  96                         if (res) {
  97                                 smp_write_ioapic(mc, apicid_8131_1, 0x11, res->base);
  98                         }
  99                 }
 100                 dev = dev_find_slot(bus_8131_0, PCI_DEVFN(sbdn3+1,1));
 101                 if (dev) {
 102                         res = find_resource(dev, PCI_BASE_ADDRESS_0);
 103                         if (res) {
 104                                 smp_write_ioapic(mc, apicid_8131_2, 0x11, res->base);
 105                         }
 106                 }
 107
 108         }
 109
 110         mptable_add_isa_interrupts(mc, bus_isa, apicid_ck804, 1);
 111
 112 // Onboard ck804 smbus
 113         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_ck804_0, ((sbdn+1)<<2)|1, apicid_ck804, 0xa); // 10
 114
 115 // Onboard ck804 USB 1.1
 116         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_ck804_0, ((sbdn+2)<<2)|0, apicid_ck804, 0x15); // 21
 117
 118 // Onboard ck804 USB 2
 119         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_ck804_0, ((sbdn+2)<<2)|1, apicid_ck804, 0x14); // 20
 120
 121 // Onboard ck804 SATA 0
 122         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_ck804_0, ((sbdn +7)<<2)|0, apicid_ck804, 0x17); // 23
 123
 124 // Onboard ck804 SATA 1
 125         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_ck804_0, ((sbdn +8)<<2)|0, apicid_ck804, 0x16); // 22
 126
 127 //Slot PCIE x16
 128         for(i=0;i<4;i++) {
 129                 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_ck804_5, (0x00<<2)|i, apicid_ck804, 0x10 + (2+i+4-sbdn%4)%4);
 130         }
 131
 132 //Slot  PCIE x4
 133         for(i=0;i<4;i++) {
 134                 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_ck804_4, (0x00<<2)|i, apicid_ck804, 0x10 + (1+i+4-sbdn%4)%4);
 135         }
 136
 137 //Onboard ati
 138         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_ck804_1, (7<<2)|0, apicid_ck804, 0x13); // 19
 139
 140 //Channel B of 8131
 141
 142
 143 //Onboard Broadcom NIC
 144         for(i=0;i<2;i++) {
 145                 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (9<<2)|i, apicid_8131_2, (0+i)%4); //28
 146         }
 147
 148 //Channel A of 8131
 149
 150 //Slot 4 PCIX 133/100/66
 151         for(i=0;i<4;i++) {
 152                 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (8<<2)|i, apicid_8131_1, (0+i)%4); //24
 153         }
 154
 155 //Slot 3 PCIX 133/100/66 SoDIMM PCI
 156         for(i=0;i<4;i++) {
 157                 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (0xa<<2)|i, apicid_8131_1, (2+i)%4); //26
 158         }
 159
 160 /*Local Ints:   Type    Polarity    Trigger     Bus ID   IRQ    APIC ID PIN#*/
 161         smp_write_intsrc(mc, mp_ExtINT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0x0, MP_APIC_ALL, 0x0);
 162         smp_write_intsrc(mc, mp_NMI, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0x0, MP_APIC_ALL, 0x1);
 163         /* There is no extension information... */
 164
 165         /* Compute the checksums */
 166         mc->mpe_checksum = smp_compute_checksum(smp_next_mpc_entry(mc), mc->mpe_length);
 167         mc->mpc_checksum = smp_compute_checksum(mc, mc->mpc_length);
 168         printk(BIOS_DEBUG, "Wrote the mp table end at: %p - %p\n",
 169                 mc, smp_next_mpe_entry(mc));
 170         return smp_next_mpe_entry(mc);
 171 }
 172
 173 unsigned long write_smp_table(unsigned long addr)
 174 {
 175         void *v;
 176         v = smp_write_floating_table(addr);
 177         return (unsigned long)smp_write_config_table(v);
 178 }