src/mainboard/tyan/s2891/Options.lb

   1 uses HAVE_MP_TABLE
   2 uses CONFIG_ROMFS
   3 uses HAVE_PIRQ_TABLE
   4 uses USE_FALLBACK_IMAGE
   5 uses HAVE_FALLBACK_BOOT
   6 uses HAVE_HARD_RESET
   7 uses IRQ_SLOT_COUNT
   8 uses HAVE_OPTION_TABLE
   9 uses CONFIG_MAX_CPUS
  10 uses CONFIG_MAX_PHYSICAL_CPUS
  11 uses CONFIG_LOGICAL_CPUS
  12 uses CONFIG_IOAPIC
  13 uses CONFIG_SMP
  14 uses FALLBACK_SIZE
  15 uses ROM_SIZE
  16 uses ROM_SECTION_SIZE
  17 uses ROM_IMAGE_SIZE
  18 uses ROM_SECTION_SIZE
  19 uses ROM_SECTION_OFFSET
  20 uses CONFIG_ROM_PAYLOAD
  21 uses CONFIG_ROM_PAYLOAD_START
  22 uses CONFIG_COMPRESSED_PAYLOAD_LZMA
  23 uses CONFIG_PRECOMPRESSED_PAYLOAD
  24 uses PAYLOAD_SIZE
  25 uses _ROMBASE
  26 uses XIP_ROM_SIZE
  27 uses XIP_ROM_BASE
  28 uses STACK_SIZE
  29 uses HEAP_SIZE
  30 uses USE_OPTION_TABLE
  31 uses LB_CKS_RANGE_START
  32 uses LB_CKS_RANGE_END
  33 uses LB_CKS_LOC
  34 uses HAVE_ACPI_TABLES
  35 uses HAVE_MAINBOARD_RESOURCES
  36 uses HAVE_HIGH_TABLES
  37 uses HAVE_LOW_TABLES
  38 uses CONFIG_MULTIBOOT
  39 uses HAVE_SMI_HANDLER
  40 uses MAINBOARD
  41 uses MAINBOARD_PART_NUMBER
  42 uses MAINBOARD_VENDOR
  43 uses MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID
  44 uses MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID
  45 uses COREBOOT_EXTRA_VERSION
  46 uses _RAMBASE
  47 uses CONFIG_GDB_STUB
  48 uses CROSS_COMPILE
  49 uses CC
  50 uses HOSTCC
  51 uses OBJCOPY
  52 uses TTYS0_BAUD
  53 uses TTYS0_BASE
  54 uses TTYS0_LCS
  55 uses DEFAULT_CONSOLE_LOGLEVEL
  56 uses MAXIMUM_CONSOLE_LOGLEVEL
  57 uses MAINBOARD_POWER_ON_AFTER_POWER_FAIL
  58 uses CONFIG_CONSOLE_SERIAL8250
  59 uses CONFIG_CONSOLE_BTEXT
  60 uses HAVE_INIT_TIMER
  61 uses CONFIG_GDB_STUB
  62 uses CONFIG_CONSOLE_VGA
  63 uses CONFIG_VGA_ROM_RUN
  64 uses CONFIG_PCI_ROM_RUN
  65 uses HW_MEM_HOLE_SIZEK
  66
  67 uses USE_DCACHE_RAM
  68 uses DCACHE_RAM_BASE
  69 uses DCACHE_RAM_SIZE
  70 uses CONFIG_USE_INIT
  71 uses CONFIG_USE_PRINTK_IN_CAR
  72
  73 uses ENABLE_APIC_EXT_ID
  74 uses APIC_ID_OFFSET
  75 uses LIFT_BSP_APIC_ID
  76
  77 uses CONFIG_PCI_64BIT_PREF_MEM
  78
  79 uses HT_CHAIN_UNITID_BASE
  80 uses HT_CHAIN_END_UNITID_BASE
  81 uses SB_HT_CHAIN_ON_BUS0
  82 uses SB_HT_CHAIN_UNITID_OFFSET_ONLY
  83
  84 uses CONFIG_LB_MEM_TOPK
  85
  86 ## ROM_SIZE is the size of boot ROM that this board will use.
  87 default ROM_SIZE=512*1024
  88
  89 ##
  90 ## FALLBACK_SIZE is the amount of the ROM the complete fallback image will use
  91 ##
  92 #default FALLBACK_SIZE=131072
  93 #256K
  94 default FALLBACK_SIZE=0x40000
  95
  96 ###
  97 ### Build options
  98 ###
  99
 100 ##
 101 ## Build code for the fallback boot
 102 ##
 103 default HAVE_FALLBACK_BOOT=1
 104
 105 ##
 106 ## Build code to reset the motherboard from coreboot
 107 ##
 108 default HAVE_HARD_RESET=1
 109
 110 ##
 111 ## Build SMI handler
 112 ##
 113 default HAVE_SMI_HANDLER=0
 114
 115 ##
 116 ## Build code to export a programmable irq routing table
 117 ##
 118 default HAVE_PIRQ_TABLE=1
 119 default IRQ_SLOT_COUNT=11
 120
 121 ##
 122 ## Build code to export an x86 MP table
 123 ## Useful for specifying IRQ routing values
 124 ##
 125 default HAVE_MP_TABLE=1
 126
 127 ##
 128 ## Build code to provide ACPI support
 129 ##
 130 default HAVE_ACPI_TABLES=1
 131 default HAVE_LOW_TABLES=1
 132 default HAVE_MAINBOARD_RESOURCES=1
 133 default HAVE_HIGH_TABLES=0
 134 default CONFIG_MULTIBOOT=0
 135
 136 ##
 137 ## Build code to export a CMOS option table
 138 ##
 139 default HAVE_OPTION_TABLE=1
 140
 141 ##
 142 ## Move the default coreboot cmos range off of AMD RTC registers
 143 ##
 144 default LB_CKS_RANGE_START=49
 145 default LB_CKS_RANGE_END=122
 146 default LB_CKS_LOC=123
 147
 148 #VGA Console
 149 default CONFIG_CONSOLE_VGA=1
 150 default CONFIG_PCI_ROM_RUN=1
 151 default CONFIG_VGA_ROM_RUN=1
 152
 153 ##
 154 ## Build code for SMP support
 155 ## Only worry about 2 micro processors
 156 ##
 157 default CONFIG_SMP=1
 158 default CONFIG_MAX_CPUS=4
 159 default CONFIG_MAX_PHYSICAL_CPUS=2
 160 default CONFIG_LOGICAL_CPUS=1
 161
 162 #1G memory hole
 163 default HW_MEM_HOLE_SIZEK=0x100000
 164
 165 ##HT Unit ID offset, default is 1, the typical one
 166 default HT_CHAIN_UNITID_BASE=0x0
 167
 168 ##real SB Unit ID, default is 0x20, mean dont touch it at last
 169 #default HT_CHAIN_END_UNITID_BASE=0x0
 170
 171 #make the SB HT chain on bus 0, default is not (0)
 172 default SB_HT_CHAIN_ON_BUS0=2
 173
 174 ##only offset for SB chain?, default is yes(1)
 175 #default SB_HT_CHAIN_UNITID_OFFSET_ONLY=0
 176
 177 #BTEXT Console
 178 #default CONFIG_CONSOLE_BTEXT=1
 179
 180 #VGA Console
 181 default CONFIG_CONSOLE_VGA=1
 182 default CONFIG_PCI_ROM_RUN=1
 183
 184 ##
 185 ## enable CACHE_AS_RAM specifics
 186 ##
 187 default USE_DCACHE_RAM=1
 188 default DCACHE_RAM_BASE=0xcf000
 189 default DCACHE_RAM_SIZE=0x1000
 190 default CONFIG_USE_INIT=0
 191
 192 default ENABLE_APIC_EXT_ID=0
 193 default APIC_ID_OFFSET=0x10
 194 default LIFT_BSP_APIC_ID=0
 195
 196
 197 #default CONFIG_PCI_64BIT_PREF_MEM=1
 198
 199 ##
 200 ## Build code to setup a generic IOAPIC
 201 ##
 202 default CONFIG_IOAPIC=1
 203
 204 ##
 205 ## Clean up the motherboard id strings
 206 ##
 207 default MAINBOARD_PART_NUMBER="s2891"
 208 default MAINBOARD_VENDOR="Tyan"
 209 default MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID=0x10f1
 210 default MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID=0x2891
 211
 212 ###
 213 ### coreboot layout values
 214 ###
 215
 216 ## ROM_IMAGE_SIZE is the amount of space to allow coreboot to occupy.
 217 default ROM_IMAGE_SIZE = 65536
 218
 219 ##
 220 ## Use a small 8K stack
 221 ##
 222 default STACK_SIZE=0x2000
 223
 224 ##
 225 ## Use a small 16K heap
 226 ##
 227 default HEAP_SIZE=0x4000
 228
 229 ##
 230 ## Only use the option table in a normal image
 231 ##
 232 default USE_OPTION_TABLE = !USE_FALLBACK_IMAGE
 233
 234 ##
 235 ## Coreboot C code runs at this location in RAM
 236 ##
 237 default _RAMBASE=0x00004000
 238
 239 ##
 240 ## Load the payload from the ROM
 241 ##
 242 default CONFIG_ROM_PAYLOAD = 1
 243
 244 ###
 245 ### Defaults of options that you may want to override in the target config file
 246 ###
 247
 248 ##
 249 ## The default compiler
 250 ##
 251 default CC="$(CROSS_COMPILE)gcc -m32"
 252 default HOSTCC="gcc"
 253
 254 ##
 255 ## Disable the gdb stub by default
 256 ##
 257 default CONFIG_GDB_STUB=0
 258
 259 default CONFIG_USE_PRINTK_IN_CAR=1
 260
 261 ##
 262 ## The Serial Console
 263 ##
 264
 265 # To Enable the Serial Console
 266 default CONFIG_CONSOLE_SERIAL8250=1
 267
 268 ## Select the serial console baud rate
 269 default TTYS0_BAUD=115200
 270 #default TTYS0_BAUD=57600
 271 #default TTYS0_BAUD=38400
 272 #default TTYS0_BAUD=19200
 273 #default TTYS0_BAUD=9600
 274 #default TTYS0_BAUD=4800
 275 #default TTYS0_BAUD=2400
 276 #default TTYS0_BAUD=1200
 277
 278 # Select the serial console base port
 279 default TTYS0_BASE=0x3f8
 280
 281 # Select the serial protocol
 282 # This defaults to 8 data bits, 1 stop bit, and no parity
 283 default TTYS0_LCS=0x3
 284
 285 ##
 286 ### Select the coreboot loglevel
 287 ##
 288 ## EMERG      1   system is unusable
 289 ## ALERT      2   action must be taken immediately
 290 ## CRIT       3   critical conditions
 291 ## ERR        4   error conditions
 292 ## WARNING    5   warning conditions
 293 ## NOTICE     6   normal but significant condition
 294 ## INFO       7   informational
 295 ## DEBUG      8   debug-level messages
 296 ## SPEW       9   Way too many details
 297
 298 ## Request this level of debugging output
 299 default  DEFAULT_CONSOLE_LOGLEVEL=8
 300 ## At a maximum only compile in this level of debugging
 301 default  MAXIMUM_CONSOLE_LOGLEVEL=8
 302
 303 ##
 304 ## Select power on after power fail setting
 305 default MAINBOARD_POWER_ON_AFTER_POWER_FAIL="MAINBOARD_POWER_ON"
 306
 307 ### End Options.lb
 308 #
 309 # ROMFS
 310 #
 311 #
 312 default CONFIG_ROMFS=0
 313 end