src/mainboard/tyan/s2882/mptable.c

   1 #include <console/console.h>
   2 #include <arch/smp/mpspec.h>
   3 #include <arch/ioapic.h>
   4 #include <device/pci.h>
   5 #include <device/pci_ids.h>
   6 #include <string.h>
   7 #include <stdint.h>
   8 #if CONFIG_LOGICAL_CPUS==1
   9 #include <cpu/amd/multicore.h>
  10 #endif
  11
  12
  13 static unsigned node_link_to_bus(unsigned node, unsigned link)
  14 {
  15         device_t dev;
  16         unsigned reg;
  17
  18         dev = dev_find_slot(0, PCI_DEVFN(0x18, 1));
  19         if (!dev) {
  20                 return 0;
  21         }
  22         for(reg = 0xE0; reg < 0xF0; reg += 0x04) {
  23                 uint32_t config_map;
  24                 unsigned dst_node;
  25                 unsigned dst_link;
  26                 unsigned bus_base;
  27                 config_map = pci_read_config32(dev, reg);
  28                 if ((config_map & 3) != 3) {
  29                         continue;
  30                 }
  31                 dst_node = (config_map >> 4) & 7;
  32                 dst_link = (config_map >> 8) & 3;
  33                 bus_base = (config_map >> 16) & 0xff;
  34 #if 0
  35                 printk(BIOS_DEBUG, "node.link=bus: %d.%d=%d 0x%2x->0x%08x\n",
  36                         dst_node, dst_link, bus_base,
  37                         reg, config_map);
  38 #endif
  39                 if ((dst_node == node) && (dst_link == link))
  40                 {
  41                         return bus_base;
  42                 }
  43         }
  44         return 0;
  45 }
  46
  47 static void *smp_write_config_table(void *v)
  48 {
  49         static const char sig[4] = "PCMP";
  50         static const char oem[8] = "COREBOOT";
  51         static const char productid[12] = "S2882       ";
  52         struct mp_config_table *mc;
  53
  54         unsigned char bus_num;
  55         unsigned char bus_isa;
  56         unsigned char bus_chain_0;
  57         unsigned char bus_8131_1;
  58         unsigned char bus_8131_2;
  59         unsigned char bus_8111_1;
  60         unsigned apicid_base;
  61         unsigned apicid_8111;
  62         unsigned apicid_8131_1;
  63         unsigned apicid_8131_2;
  64
  65         mc = (void *)(((char *)v) + SMP_FLOATING_TABLE_LEN);
  66         memset(mc, 0, sizeof(*mc));
  67
  68         memcpy(mc->mpc_signature, sig, sizeof(sig));
  69         mc->mpc_length = sizeof(*mc); /* initially just the header */
  70         mc->mpc_spec = 0x04;
  71         mc->mpc_checksum = 0; /* not yet computed */
  72         memcpy(mc->mpc_oem, oem, sizeof(oem));
  73         memcpy(mc->mpc_productid, productid, sizeof(productid));
  74         mc->mpc_oemptr = 0;
  75         mc->mpc_oemsize = 0;
  76         mc->mpc_entry_count = 0; /* No entries yet... */
  77         mc->mpc_lapic = LAPIC_ADDR;
  78         mc->mpe_length = 0;
  79         mc->mpe_checksum = 0;
  80         mc->reserved = 0;
  81
  82         smp_write_processors(mc);
  83         {
  84                 device_t dev;
  85
  86                 /* HT chain 0 */
  87                 bus_chain_0 = node_link_to_bus(0, 0);
  88                 if (bus_chain_0 == 0) {
  89                         printk(BIOS_DEBUG, "ERROR - cound not find bus for node 0 chain 0, using defaults\n");
  90                         bus_chain_0 = 1;
  91                 }
  92
  93                 /* 8111 */
  94                 dev = dev_find_slot(bus_chain_0, PCI_DEVFN(0x03,0));
  95                 if (dev) {
  96                         bus_8111_1 = pci_read_config8(dev, PCI_SECONDARY_BUS);
  97                         bus_isa    = pci_read_config8(dev, PCI_SUBORDINATE_BUS);
  98                         bus_isa++;
  99                 }
 100                 else {
 101                         printk(BIOS_DEBUG, "ERROR - could not find PCI 1:03.0, using defaults\n");
 102
 103                         bus_8111_1 = 4;
 104                         bus_isa = 5;
 105                 }
 106                 /* 8131-1 */
 107                 dev = dev_find_slot(bus_chain_0, PCI_DEVFN(0x01,0));
 108                 if (dev) {
 109                         bus_8131_1 = pci_read_config8(dev, PCI_SECONDARY_BUS);
 110
 111                 }
 112                 else {
 113                         printk(BIOS_DEBUG, "ERROR - could not find PCI 1:01.0, using defaults\n");
 114
 115                         bus_8131_1 = 2;
 116                 }
 117                 /* 8131-2 */
 118                 dev = dev_find_slot(bus_chain_0, PCI_DEVFN(0x02,0));
 119                 if (dev) {
 120                         bus_8131_2 = pci_read_config8(dev, PCI_SECONDARY_BUS);
 121
 122                 }
 123                 else {
 124                         printk(BIOS_DEBUG, "ERROR - could not find PCI 1:02.0, using defaults\n");
 125
 126                         bus_8131_2 = 3;
 127                 }
 128         }
 129 /*Bus:          Bus ID  Type*/
 130         /* define bus and isa numbers */
 131         for(bus_num = 0; bus_num < bus_isa; bus_num++) {
 132                 smp_write_bus(mc, bus_num, "PCI   ");
 133         }
 134         smp_write_bus(mc, bus_isa, "ISA   ");
 135
 136
 137 /*I/O APICs:    APIC ID Version State           Address*/
 138 #if CONFIG_LOGICAL_CPUS==1
 139         apicid_base = get_apicid_base(3);
 140 #else
 141         apicid_base = CONFIG_MAX_PHYSICAL_CPUS;
 142 #endif
 143         apicid_8111 = apicid_base+0;
 144         apicid_8131_1 = apicid_base+1;
 145         apicid_8131_2 = apicid_base+2;
 146
 147         smp_write_ioapic(mc, apicid_8111, 0x11, IO_APIC_ADDR);
 148         {
 149                 device_t dev;
 150                 struct resource *res;
 151                 dev = dev_find_slot(bus_chain_0, PCI_DEVFN(0x1,1));
 152                 if (dev) {
 153                         res = find_resource(dev, PCI_BASE_ADDRESS_0);
 154                         if (res) {
 155                                 smp_write_ioapic(mc, apicid_8131_1, 0x11, res->base);
 156                         }
 157                 }
 158                 dev = dev_find_slot(bus_chain_0, PCI_DEVFN(0x2,1));
 159                 if (dev) {
 160                         res = find_resource(dev, PCI_BASE_ADDRESS_0);
 161                         if (res) {
 162                                 smp_write_ioapic(mc, apicid_8131_2, 0x11, res->base);
 163                         }
 164                 }
 165
 166         }
 167
 168         mptable_add_isa_interrupts(mc, bus_isa, apicid_8111, 0);
 169
 170 /*I/O Ints:     Type    Polarity    Trigger     Bus ID   IRQ    APIC ID PIN# */
 171         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_chain_0, (4<<2)|3, apicid_8111, 0x13);
 172
 173
 174 //On Board AMD USB
 175         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0<<2)|3, apicid_8111, 0x13);
 176
 177
 178 //On Board ATI Display Adapter
 179         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (6<<2)|0, apicid_8111, 0x12);
 180
 181 #if 1
 182 //Slot 5 PCI 32
 183         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (4<<2)|0, apicid_8111, 0x10);
 184         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (4<<2)|1, apicid_8111, 0x11);
 185         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (4<<2)|2, apicid_8111, 0x12); //
 186         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (4<<2)|3, apicid_8111, 0x13); //
 187
 188 #endif
 189 //Onboard SI Serial ATA
 190         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (5<<2)|0, apicid_8111, 0x13);
 191
 192 //Onboard Intel 82551 10/100M NIC
 193         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (8<<2)|0, apicid_8111, 0x12);
 194
 195 #if 1
 196 //Slot 3 PCIX 100/66
 197         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (3<<2)|0, apicid_8131_1, 0x3);
 198         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (3<<2)|1, apicid_8131_1, 0x0);
 199         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (3<<2)|2, apicid_8131_1, 0x1);//
 200         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (3<<2)|3, apicid_8131_1, 0x2);//
 201
 202 //Slot 4 PCIX 100/66
 203         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (2<<2)|0, apicid_8131_1, 0x2);
 204         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (2<<2)|1, apicid_8131_1, 0x3);//
 205         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (2<<2)|2, apicid_8131_1, 0x0);//
 206         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (2<<2)|3, apicid_8131_1, 0x1);//
 207
 208
 209 #endif
 210 //Onboard adaptec scsi
 211         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (6<<2)|0, apicid_8131_1, 0x0);
 212         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (6<<2)|1, apicid_8131_1, 0x1);
 213
 214 //On Board NIC
 215         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (9<<2)|0, apicid_8131_1, 0x0);
 216         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (9<<2)|1, apicid_8131_1, 0x1);
 217
 218
 219 #if 1
 220 //Slot 1 PCI-X 133/100/66
 221         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (3<<2)|0, apicid_8131_2, 0x0);
 222         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (3<<2)|1, apicid_8131_2, 0x1);
 223         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (3<<2)|2, apicid_8131_2, 0x2); //
 224         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (3<<2)|3, apicid_8131_2, 0x3); //
 225
 226 //Slot 2 PCI-X 133/100/66
 227         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (1<<2)|0, apicid_8131_2, 0x1);
 228         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (1<<2)|1, apicid_8131_2, 0x2);
 229         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (1<<2)|2, apicid_8131_2, 0x3);//
 230         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (1<<2)|3, apicid_8131_2, 0x0);//
 231
 232 #endif
 233 /*Local Ints:   Type    Polarity    Trigger     Bus ID   IRQ    APIC ID PIN#*/
 234         smp_write_intsrc(mc, mp_ExtINT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0x0, MP_APIC_ALL, 0x0);
 235         smp_write_intsrc(mc, mp_NMI, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0x0, MP_APIC_ALL, 0x1);
 236         /* There is no extension information... */
 237
 238         /* Compute the checksums */
 239         mc->mpe_checksum = smp_compute_checksum(smp_next_mpc_entry(mc), mc->mpe_length);
 240         mc->mpc_checksum = smp_compute_checksum(mc, mc->mpc_length);
 241         printk(BIOS_DEBUG, "Wrote the mp table end at: %p - %p\n",
 242                 mc, smp_next_mpe_entry(mc));
 243         return smp_next_mpe_entry(mc);
 244 }
 245
 246 unsigned long write_smp_table(unsigned long addr)
 247 {
 248         void *v;
 249         v = smp_write_floating_table(addr);
 250         return (unsigned long)smp_write_config_table(v);
 251 }