src/mainboard/tyan/s2882/mptable.c

   1 #include <console/console.h>
   2 #include <arch/smp/mpspec.h>
   3 #include <device/pci.h>
   4 #include <device/pci_ids.h>
   5 #include <string.h>
   6 #include <stdint.h>
   7 #if CONFIG_LOGICAL_CPUS==1
   8 #include <cpu/amd/multicore.h>
   9 #endif
  10
  11
  12 static unsigned node_link_to_bus(unsigned node, unsigned link)
  13 {
  14         device_t dev;
  15         unsigned reg;
  16
  17         dev = dev_find_slot(0, PCI_DEVFN(0x18, 1));
  18         if (!dev) {
  19                 return 0;
  20         }
  21         for(reg = 0xE0; reg < 0xF0; reg += 0x04) {
  22                 uint32_t config_map;
  23                 unsigned dst_node;
  24                 unsigned dst_link;
  25                 unsigned bus_base;
  26                 config_map = pci_read_config32(dev, reg);
  27                 if ((config_map & 3) != 3) {
  28                         continue;
  29                 }
  30                 dst_node = (config_map >> 4) & 7;
  31                 dst_link = (config_map >> 8) & 3;
  32                 bus_base = (config_map >> 16) & 0xff;
  33 #if 0
  34                 printk(BIOS_DEBUG, "node.link=bus: %d.%d=%d 0x%2x->0x%08x\n",
  35                         dst_node, dst_link, bus_base,
  36                         reg, config_map);
  37 #endif
  38                 if ((dst_node == node) && (dst_link == link))
  39                 {
  40                         return bus_base;
  41                 }
  42         }
  43         return 0;
  44 }
  45
  46 static void *smp_write_config_table(void *v)
  47 {
  48         static const char sig[4] = "PCMP";
  49         static const char oem[8] = "COREBOOT";
  50         static const char productid[12] = "S2882       ";
  51         struct mp_config_table *mc;
  52
  53         unsigned char bus_num;
  54         unsigned char bus_isa;
  55         unsigned char bus_chain_0;
  56         unsigned char bus_8131_1;
  57         unsigned char bus_8131_2;
  58         unsigned char bus_8111_1;
  59         unsigned apicid_base;
  60         unsigned apicid_8111;
  61         unsigned apicid_8131_1;
  62         unsigned apicid_8131_2;
  63
  64         mc = (void *)(((char *)v) + SMP_FLOATING_TABLE_LEN);
  65         memset(mc, 0, sizeof(*mc));
  66
  67         memcpy(mc->mpc_signature, sig, sizeof(sig));
  68         mc->mpc_length = sizeof(*mc); /* initially just the header */
  69         mc->mpc_spec = 0x04;
  70         mc->mpc_checksum = 0; /* not yet computed */
  71         memcpy(mc->mpc_oem, oem, sizeof(oem));
  72         memcpy(mc->mpc_productid, productid, sizeof(productid));
  73         mc->mpc_oemptr = 0;
  74         mc->mpc_oemsize = 0;
  75         mc->mpc_entry_count = 0; /* No entries yet... */
  76         mc->mpc_lapic = LAPIC_ADDR;
  77         mc->mpe_length = 0;
  78         mc->mpe_checksum = 0;
  79         mc->reserved = 0;
  80
  81         smp_write_processors(mc);
  82         {
  83                 device_t dev;
  84
  85                 /* HT chain 0 */
  86                 bus_chain_0 = node_link_to_bus(0, 0);
  87                 if (bus_chain_0 == 0) {
  88                         printk(BIOS_DEBUG, "ERROR - cound not find bus for node 0 chain 0, using defaults\n");
  89                         bus_chain_0 = 1;
  90                 }
  91
  92                 /* 8111 */
  93                 dev = dev_find_slot(bus_chain_0, PCI_DEVFN(0x03,0));
  94                 if (dev) {
  95                         bus_8111_1 = pci_read_config8(dev, PCI_SECONDARY_BUS);
  96                         bus_isa    = pci_read_config8(dev, PCI_SUBORDINATE_BUS);
  97                         bus_isa++;
  98                 }
  99                 else {
 100                         printk(BIOS_DEBUG, "ERROR - could not find PCI 1:03.0, using defaults\n");
 101
 102                         bus_8111_1 = 4;
 103                         bus_isa = 5;
 104                 }
 105                 /* 8131-1 */
 106                 dev = dev_find_slot(bus_chain_0, PCI_DEVFN(0x01,0));
 107                 if (dev) {
 108                         bus_8131_1 = pci_read_config8(dev, PCI_SECONDARY_BUS);
 109
 110                 }
 111                 else {
 112                         printk(BIOS_DEBUG, "ERROR - could not find PCI 1:01.0, using defaults\n");
 113
 114                         bus_8131_1 = 2;
 115                 }
 116                 /* 8131-2 */
 117                 dev = dev_find_slot(bus_chain_0, PCI_DEVFN(0x02,0));
 118                 if (dev) {
 119                         bus_8131_2 = pci_read_config8(dev, PCI_SECONDARY_BUS);
 120
 121                 }
 122                 else {
 123                         printk(BIOS_DEBUG, "ERROR - could not find PCI 1:02.0, using defaults\n");
 124
 125                         bus_8131_2 = 3;
 126                 }
 127         }
 128 /*Bus:          Bus ID  Type*/
 129         /* define bus and isa numbers */
 130         for(bus_num = 0; bus_num < bus_isa; bus_num++) {
 131                 smp_write_bus(mc, bus_num, "PCI   ");
 132         }
 133         smp_write_bus(mc, bus_isa, "ISA   ");
 134
 135
 136 /*I/O APICs:    APIC ID Version State           Address*/
 137 #if CONFIG_LOGICAL_CPUS==1
 138         apicid_base = get_apicid_base(3);
 139 #else
 140         apicid_base = CONFIG_MAX_PHYSICAL_CPUS;
 141 #endif
 142         apicid_8111 = apicid_base+0;
 143         apicid_8131_1 = apicid_base+1;
 144         apicid_8131_2 = apicid_base+2;
 145
 146         smp_write_ioapic(mc, apicid_8111, 0x11, 0xfec00000);
 147         {
 148                 device_t dev;
 149                 struct resource *res;
 150                 dev = dev_find_slot(bus_chain_0, PCI_DEVFN(0x1,1));
 151                 if (dev) {
 152                         res = find_resource(dev, PCI_BASE_ADDRESS_0);
 153                         if (res) {
 154                                 smp_write_ioapic(mc, apicid_8131_1, 0x11, res->base);
 155                         }
 156                 }
 157                 dev = dev_find_slot(bus_chain_0, PCI_DEVFN(0x2,1));
 158                 if (dev) {
 159                         res = find_resource(dev, PCI_BASE_ADDRESS_0);
 160                         if (res) {
 161                                 smp_write_ioapic(mc, apicid_8131_2, 0x11, res->base);
 162                         }
 163                 }
 164
 165         }
 166
 167         mptable_add_isa_interrupts(mc, bus_isa, apicid_8111, 0);
 168
 169 /*I/O Ints:     Type    Polarity    Trigger     Bus ID   IRQ    APIC ID PIN# */
 170         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_chain_0, (4<<2)|3, apicid_8111, 0x13);
 171
 172
 173 //On Board AMD USB
 174         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0<<2)|3, apicid_8111, 0x13);
 175
 176
 177 //On Board ATI Display Adapter
 178         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (6<<2)|0, apicid_8111, 0x12);
 179
 180 #if 1
 181 //Slot 5 PCI 32
 182         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (4<<2)|0, apicid_8111, 0x10);
 183         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (4<<2)|1, apicid_8111, 0x11);
 184         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (4<<2)|2, apicid_8111, 0x12); //
 185         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (4<<2)|3, apicid_8111, 0x13); //
 186
 187 #endif
 188 //Onboard SI Serial ATA
 189         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (5<<2)|0, apicid_8111, 0x13);
 190
 191 //Onboard Intel 82551 10/100M NIC
 192         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (8<<2)|0, apicid_8111, 0x12);
 193
 194 #if 1
 195 //Slot 3 PCIX 100/66
 196         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (3<<2)|0, apicid_8131_1, 0x3);
 197         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (3<<2)|1, apicid_8131_1, 0x0);
 198         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (3<<2)|2, apicid_8131_1, 0x1);//
 199         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (3<<2)|3, apicid_8131_1, 0x2);//
 200
 201 //Slot 4 PCIX 100/66
 202         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (2<<2)|0, apicid_8131_1, 0x2);
 203         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (2<<2)|1, apicid_8131_1, 0x3);//
 204         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (2<<2)|2, apicid_8131_1, 0x0);//
 205         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (2<<2)|3, apicid_8131_1, 0x1);//
 206
 207
 208 #endif
 209 //Onboard adaptec scsi
 210         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (6<<2)|0, apicid_8131_1, 0x0);
 211         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (6<<2)|1, apicid_8131_1, 0x1);
 212
 213 //On Board NIC
 214         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (9<<2)|0, apicid_8131_1, 0x0);
 215         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (9<<2)|1, apicid_8131_1, 0x1);
 216
 217
 218 #if 1
 219 //Slot 1 PCI-X 133/100/66
 220         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (3<<2)|0, apicid_8131_2, 0x0);
 221         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (3<<2)|1, apicid_8131_2, 0x1);
 222         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (3<<2)|2, apicid_8131_2, 0x2); //
 223         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (3<<2)|3, apicid_8131_2, 0x3); //
 224
 225 //Slot 2 PCI-X 133/100/66
 226         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (1<<2)|0, apicid_8131_2, 0x1);
 227         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (1<<2)|1, apicid_8131_2, 0x2);
 228         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (1<<2)|2, apicid_8131_2, 0x3);//
 229         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (1<<2)|3, apicid_8131_2, 0x0);//
 230
 231 #endif
 232 /*Local Ints:   Type    Polarity    Trigger     Bus ID   IRQ    APIC ID PIN#*/
 233         smp_write_intsrc(mc, mp_ExtINT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0x0, MP_APIC_ALL, 0x0);
 234         smp_write_intsrc(mc, mp_NMI, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0x0, MP_APIC_ALL, 0x1);
 235         /* There is no extension information... */
 236
 237         /* Compute the checksums */
 238         mc->mpe_checksum = smp_compute_checksum(smp_next_mpc_entry(mc), mc->mpe_length);
 239         mc->mpc_checksum = smp_compute_checksum(mc, mc->mpc_length);
 240         printk(BIOS_DEBUG, "Wrote the mp table end at: %p - %p\n",
 241                 mc, smp_next_mpe_entry(mc));
 242         return smp_next_mpe_entry(mc);
 243 }
 244
 245 unsigned long write_smp_table(unsigned long addr)
 246 {
 247         void *v;
 248         v = smp_write_floating_table(addr);
 249         return (unsigned long)smp_write_config_table(v);
 250 }