src/mainboard/tyan/s2880/mptable.c

   1 #include <console/console.h>
   2 #include <arch/smp/mpspec.h>
   3 #include <arch/ioapic.h>
   4 #include <device/pci.h>
   5 #include <string.h>
   6 #include <stdint.h>
   7 #if CONFIG_LOGICAL_CPUS==1
   8 #include <cpu/amd/multicore.h>
   9 #endif
  10
  11
  12 static unsigned node_link_to_bus(unsigned node, unsigned link)
  13 {
  14         device_t dev;
  15         unsigned reg;
  16
  17         dev = dev_find_slot(0, PCI_DEVFN(0x18, 1));
  18         if (!dev) {
  19                 return 0;
  20         }
  21         for(reg = 0xE0; reg < 0xF0; reg += 0x04) {
  22                 uint32_t config_map;
  23                 unsigned dst_node;
  24                 unsigned dst_link;
  25                 unsigned bus_base;
  26                 config_map = pci_read_config32(dev, reg);
  27                 if ((config_map & 3) != 3) {
  28                         continue;
  29                 }
  30                 dst_node = (config_map >> 4) & 7;
  31                 dst_link = (config_map >> 8) & 3;
  32                 bus_base = (config_map >> 16) & 0xff;
  33 #if 0
  34                 printk(BIOS_DEBUG, "node.link=bus: %d.%d=%d 0x%2x->0x%08x\n",
  35                         dst_node, dst_link, bus_base,
  36                         reg, config_map);
  37 #endif
  38                 if ((dst_node == node) && (dst_link == link))
  39                 {
  40                         return bus_base;
  41                 }
  42         }
  43         return 0;
  44 }
  45
  46
  47 static void *smp_write_config_table(void *v)
  48 {
  49         static const char sig[4] = "PCMP";
  50         static const char oem[8] = "COREBOOT";
  51         static const char productid[12] = "S2880       ";
  52         struct mp_config_table *mc;
  53
  54         int bus_isa;
  55         unsigned char bus_chain_0;
  56         unsigned char bus_8131_1;
  57         unsigned char bus_8131_2;
  58         unsigned char bus_8111_1;
  59         unsigned apicid_base;
  60         unsigned apicid_8111;
  61         unsigned apicid_8131_1;
  62         unsigned apicid_8131_2;
  63
  64         mc = (void *)(((char *)v) + SMP_FLOATING_TABLE_LEN);
  65         memset(mc, 0, sizeof(*mc));
  66
  67         memcpy(mc->mpc_signature, sig, sizeof(sig));
  68         mc->mpc_length = sizeof(*mc); /* initially just the header */
  69         mc->mpc_spec = 0x04;
  70         mc->mpc_checksum = 0; /* not yet computed */
  71         memcpy(mc->mpc_oem, oem, sizeof(oem));
  72         memcpy(mc->mpc_productid, productid, sizeof(productid));
  73         mc->mpc_oemptr = 0;
  74         mc->mpc_oemsize = 0;
  75         mc->mpc_entry_count = 0; /* No entries yet... */
  76         mc->mpc_lapic = LAPIC_ADDR;
  77         mc->mpe_length = 0;
  78         mc->mpe_checksum = 0;
  79         mc->reserved = 0;
  80
  81         smp_write_processors(mc);
  82
  83         {
  84                 device_t dev;
  85
  86                 /* HT chain 0 */
  87                 bus_chain_0 = node_link_to_bus(0, 0);
  88                 if (bus_chain_0 == 0) {
  89                         printk(BIOS_DEBUG, "ERROR - cound not find bus for node 0 chain 0, using defaults\n");
  90                         bus_chain_0 = 1;
  91                 }
  92
  93                 /* 8111 */
  94                 dev = dev_find_slot(bus_chain_0, PCI_DEVFN(0x03,0));
  95                 if (dev) {
  96                         bus_8111_1 = pci_read_config8(dev, PCI_SECONDARY_BUS);
  97                 }
  98                 else {
  99                         printk(BIOS_DEBUG, "ERROR - could not find PCI 1:03.0, using defaults\n");
 100
 101                         bus_8111_1 = 4;
 102                 }
 103                 /* 8131-1 */
 104                 dev = dev_find_slot(bus_chain_0, PCI_DEVFN(0x01,0));
 105                 if (dev) {
 106                         bus_8131_1 = pci_read_config8(dev, PCI_SECONDARY_BUS);
 107
 108                 }
 109                 else {
 110                         printk(BIOS_DEBUG, "ERROR - could not find PCI 1:01.0, using defaults\n");
 111
 112                         bus_8131_1 = 2;
 113                 }
 114                 /* 8131-2 */
 115                 dev = dev_find_slot(bus_chain_0, PCI_DEVFN(0x02,0));
 116                 if (dev) {
 117                         bus_8131_2 = pci_read_config8(dev, PCI_SECONDARY_BUS);
 118
 119                 }
 120                 else {
 121                         printk(BIOS_DEBUG, "ERROR - could not find PCI 1:02.0, using defaults\n");
 122
 123                         bus_8131_2 = 3;
 124                 }
 125         }
 126
 127 /*Bus:          Bus ID  Type*/
 128         mptable_write_buses(mc, NULL, &bus_isa);
 129
 130 /*I/O APICs:    APIC ID Version State           Address*/
 131 #if CONFIG_LOGICAL_CPUS==1
 132         apicid_base = get_apicid_base(3);
 133 #else
 134         apicid_base = CONFIG_MAX_PHYSICAL_CPUS;
 135 #endif
 136         apicid_8111 = apicid_base+0;
 137         apicid_8131_1 = apicid_base+1;
 138         apicid_8131_2 = apicid_base+2;
 139         smp_write_ioapic(mc, apicid_8111, 0x11, IO_APIC_ADDR);
 140         {
 141
 142                 device_t dev;
 143                 struct resource *res;
 144                 dev = dev_find_slot(bus_chain_0, PCI_DEVFN(0x1,1));
 145                 if (dev) {
 146                         res = find_resource(dev, PCI_BASE_ADDRESS_0);
 147                         if (res) {
 148                                 smp_write_ioapic(mc, apicid_8131_1, 0x11, res->base);
 149                         }
 150                 }
 151                 dev = dev_find_slot(bus_chain_0, PCI_DEVFN(0x2,1));
 152                 if (dev) {
 153                         res = find_resource(dev, PCI_BASE_ADDRESS_0);
 154                         if (res) {
 155                                 smp_write_ioapic(mc, apicid_8131_2, 0x11, res->base);
 156                         }
 157                 }
 158
 159         }
 160
 161         mptable_add_isa_interrupts(mc, bus_isa, apicid_8111, 0);
 162
 163 /*I/O Ints:     Type    Polarity    Trigger     Bus ID   IRQ    APIC ID PIN# */
 164         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_chain_0, (4<<2)|0, apicid_8111, 0x13);
 165
 166
 167 //On Board AMD USB
 168         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0<<2)|3, apicid_8111, 0x13);
 169
 170 //On Board ATI Display Adapter
 171         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (6<<2)|0, apicid_8111, 0x12);
 172
 173 //Slot 5 PCI 32
 174         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (4<<2)|0, apicid_8111, 0x10);
 175         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (4<<2)|1, apicid_8111, 0x11);
 176         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (4<<2)|2, apicid_8111, 0x12); //
 177         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (4<<2)|3, apicid_8111, 0x13); //
 178
 179 //On Board Promise Serial ATA
 180         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (5<<2)|0, apicid_8111, 0x11);
 181
 182 //Slot 3 PCIX 100/66
 183         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (8<<2)|0, apicid_8131_1, 0x3);
 184         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (8<<2)|1, apicid_8131_1, 0x0);
 185         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (8<<2)|2, apicid_8131_1, 0x1);//
 186         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (8<<2)|3, apicid_8131_1, 0x2);//
 187
 188 //Slot 4 PCIX 100/66
 189         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (7<<2)|0, apicid_8131_1, 0x2);
 190         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (7<<2)|1, apicid_8131_1, 0x3);//
 191         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (7<<2)|2, apicid_8131_1, 0x0);//
 192         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (7<<2)|3, apicid_8131_1, 0x1);//
 193
 194 //On Board NIC and LSI scsi
 195         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (9<<2)|0, apicid_8131_1, 0x0);
 196         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (9<<2)|1, apicid_8131_1, 0x1);
 197         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (0xa<<2)|0, apicid_8131_1, 0x0);
 198         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (0xa<<2)|1, apicid_8131_1, 0x1);
 199
 200 //Slot 1 PCI-X 133/100/66
 201         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (3<<2)|0, apicid_8131_2, 0x0);
 202         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (3<<2)|1, apicid_8131_2, 0x1);
 203         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (3<<2)|2, apicid_8131_2, 0x2); //
 204         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (3<<2)|3, apicid_8131_2, 0x3); //
 205
 206 //Slot 2 PCI-X 133/100/66
 207         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (6<<2)|0, apicid_8131_2, 0x1);
 208         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (6<<2)|1, apicid_8131_2, 0x2);
 209         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (6<<2)|2, apicid_8131_2, 0x3);//
 210         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (6<<2)|3, apicid_8131_2, 0x0);//
 211
 212 /*Local Ints:   Type    Polarity    Trigger     Bus ID   IRQ    APIC ID PIN#*/
 213         smp_write_intsrc(mc, mp_ExtINT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0x0, MP_APIC_ALL, 0x0);
 214         smp_write_intsrc(mc, mp_NMI, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0x0, MP_APIC_ALL, 0x1);
 215         /* There is no extension information... */
 216
 217         /* Compute the checksums */
 218         mc->mpe_checksum = smp_compute_checksum(smp_next_mpc_entry(mc), mc->mpe_length);
 219         mc->mpc_checksum = smp_compute_checksum(mc, mc->mpc_length);
 220         printk(BIOS_DEBUG, "Wrote the mp table end at: %p - %p\n",
 221                 mc, smp_next_mpe_entry(mc));
 222         return smp_next_mpe_entry(mc);
 223 }
 224
 225 unsigned long write_smp_table(unsigned long addr)
 226 {
 227         void *v;
 228         v = smp_write_floating_table(addr);
 229         return (unsigned long)smp_write_config_table(v);
 230 }