src/mainboard/tyan/s2875/mptable.c

   1 #include <console/console.h>
   2 #include <arch/smp/mpspec.h>
   3 #include <device/pci.h>
   4 #include <string.h>
   5 #include <stdint.h>
   6 #if CONFIG_LOGICAL_CPUS==1
   7 #include <cpu/amd/multicore.h>
   8 #endif
   9
  10 static unsigned node_link_to_bus(unsigned node, unsigned link)
  11 {
  12         device_t dev;
  13         unsigned reg;
  14
  15         dev = dev_find_slot(0, PCI_DEVFN(0x18, 1));
  16         if (!dev) {
  17                 return 0;
  18         }
  19         for(reg = 0xE0; reg < 0xF0; reg += 0x04) {
  20                 uint32_t config_map;
  21                 unsigned dst_node;
  22                 unsigned dst_link;
  23                 unsigned bus_base;
  24                 config_map = pci_read_config32(dev, reg);
  25                 if ((config_map & 3) != 3) {
  26                         continue;
  27                 }
  28                 dst_node = (config_map >> 4) & 7;
  29                 dst_link = (config_map >> 8) & 3;
  30                 bus_base = (config_map >> 16) & 0xff;
  31 #if 0
  32                 printk(BIOS_DEBUG, "node.link=bus: %d.%d=%d 0x%2x->0x%08x\n",
  33                         dst_node, dst_link, bus_base,
  34                         reg, config_map);
  35 #endif
  36                 if ((dst_node == node) && (dst_link == link))
  37                 {
  38                         return bus_base;
  39                 }
  40         }
  41         return 0;
  42 }
  43
  44 static void *smp_write_config_table(void *v)
  45 {
  46         static const char sig[4] = "PCMP";
  47         static const char oem[8] = "COREBOOT";
  48         static const char productid[12] = "S2875       ";
  49         struct mp_config_table *mc;
  50
  51         int bus_isa;
  52         unsigned char bus_chain_0;
  53         unsigned char bus_8111_1;
  54         unsigned char bus_8151_1;
  55         unsigned apicid_base;
  56         unsigned apicid_8111;
  57
  58         mc = (void *)(((char *)v) + SMP_FLOATING_TABLE_LEN);
  59         memset(mc, 0, sizeof(*mc));
  60
  61         memcpy(mc->mpc_signature, sig, sizeof(sig));
  62         mc->mpc_length = sizeof(*mc); /* initially just the header */
  63         mc->mpc_spec = 0x04;
  64         mc->mpc_checksum = 0; /* not yet computed */
  65         memcpy(mc->mpc_oem, oem, sizeof(oem));
  66         memcpy(mc->mpc_productid, productid, sizeof(productid));
  67         mc->mpc_oemptr = 0;
  68         mc->mpc_oemsize = 0;
  69         mc->mpc_entry_count = 0; /* No entries yet... */
  70         mc->mpc_lapic = LAPIC_ADDR;
  71         mc->mpe_length = 0;
  72         mc->mpe_checksum = 0;
  73         mc->reserved = 0;
  74
  75         smp_write_processors(mc);
  76
  77         {
  78                 device_t dev;
  79
  80                 /* HT chain 0 */
  81                 bus_chain_0 = node_link_to_bus(0, 0);
  82                 if (bus_chain_0 == 0) {
  83                         printk(BIOS_DEBUG, "ERROR - cound not find bus for node 0 chain 0, using defaults\n");
  84                         bus_chain_0 = 1;
  85                 }
  86
  87                 /* 8111 */
  88                 dev = dev_find_slot(bus_chain_0, PCI_DEVFN(0x04,0));
  89                 if (dev) {
  90                         bus_8111_1 = pci_read_config8(dev, PCI_SECONDARY_BUS);
  91                 }
  92                 else {
  93                         printk(BIOS_DEBUG, "ERROR - could not find PCI 1:03.0, using defaults\n");
  94
  95                         bus_8111_1 = 3;
  96                 }
  97                        /* 8151 */
  98                 dev = dev_find_slot(bus_chain_0, PCI_DEVFN(0x02,0));
  99                 if (dev) {
 100                         bus_8151_1 = pci_read_config8(dev, PCI_SECONDARY_BUS);
 101                         printk(BIOS_DEBUG, "bus_8151_1=%d\n",bus_8151_1);
 102
 103                 }
 104                 else {
 105                         printk(BIOS_DEBUG, "ERROR - could not find PCI 1:02.0, using defaults\n");
 106
 107                         bus_8151_1 = 2;
 108                 }
 109
 110
 111         }
 112
 113 /*Bus:          Bus ID  Type*/
 114         mptable_write_buses(mc, NULL, &bus_isa);
 115
 116 /*I/O APICs:    APIC ID Version State           Address*/
 117 #if CONFIG_LOGICAL_CPUS==1
 118         apicid_base = get_apicid_base(1);
 119 #else
 120         apicid_base = CONFIG_MAX_PHYSICAL_CPUS;
 121 #endif
 122         apicid_8111 = apicid_base+0;
 123         smp_write_ioapic(mc, apicid_8111, 0x11, 0xfec00000);
 124
 125         mptable_add_isa_interrupts(mc, bus_isa, apicid_8111, 0);
 126
 127 /*I/O Ints:     Type    Polarity    Trigger     Bus ID   IRQ    APIC ID PIN# */
 128 //??? What
 129         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_chain_0, (5<<2)|3, apicid_8111, 0x13);
 130 //Onboard AMD AC97 Audio ???
 131         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_chain_0, (5<<2)|1, apicid_8111, 0x11);
 132 // Onboard AMD USB
 133         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0<<2)|3, apicid_8111, 0x13);
 134
 135 //  AGP Display Adapter
 136         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8151_1, 0x0, apicid_8111, 0x10);
 137
 138 // Onboard Serial ATA
 139         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x05<<2)|0, apicid_8111, 0x13);
 140 //Onboard Firewire
 141         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x0a<<2)|0, apicid_8111, 0x11);
 142 //Onboard Broadcom NIC
 143         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x03<<2)|0, apicid_8111, 0x12);
 144
 145 //Onboard VIA USB 1.1
 146         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x0b<<2)|0, apicid_8111, 0x11);
 147         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x0b<<2)|1, apicid_8111, 0x12);
 148         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x0b<<2)|2, apicid_8111, 0x13);
 149
 150 //Slot 1
 151         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x06<<2)|0, apicid_8111, 0x12);
 152         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x06<<2)|1, apicid_8111, 0x13);
 153         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x06<<2)|2, apicid_8111, 0x10); //
 154         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x06<<2)|3, apicid_8111, 0x11); //
 155
 156 //Slot 2
 157         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x08<<2)|0, apicid_8111, 0x11);
 158         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x08<<2)|1, apicid_8111, 0x12);
 159         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x08<<2)|2, apicid_8111, 0x13); //
 160         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x08<<2)|3, apicid_8111, 0x10); //
 161
 162 //Slot 3
 163         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x09<<2)|0, apicid_8111, 0x10);
 164         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x09<<2)|1, apicid_8111, 0x11);
 165         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x09<<2)|2, apicid_8111, 0x12); //
 166         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x09<<2)|3, apicid_8111, 0x13); //
 167
 168 //Slot 4
 169         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x07<<2)|0, apicid_8111, 0x13);
 170         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x07<<2)|1, apicid_8111, 0x10);
 171         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x07<<2)|2, apicid_8111, 0x11); //
 172         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x07<<2)|3, apicid_8111, 0x12); //
 173
 174
 175 //Slot 5
 176         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x04<<2)|0, apicid_8111, 0x10);
 177         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x04<<2)|1, apicid_8111, 0x11);
 178         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x04<<2)|2, apicid_8111, 0x12); //
 179         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x04<<2)|3, apicid_8111, 0x13); //
 180
 181
 182
 183 /*Local Ints:   Type    Polarity    Trigger     Bus ID   IRQ    APIC ID PIN#*/
 184         smp_write_intsrc(mc, mp_ExtINT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0x0, MP_APIC_ALL, 0x0);
 185         smp_write_intsrc(mc, mp_NMI, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0x0, MP_APIC_ALL, 0x1);
 186         /* There is no extension information... */
 187
 188         /* Compute the checksums */
 189         mc->mpe_checksum = smp_compute_checksum(smp_next_mpc_entry(mc), mc->mpe_length);
 190         mc->mpc_checksum = smp_compute_checksum(mc, mc->mpc_length);
 191         printk(BIOS_DEBUG, "Wrote the mp table end at: %p - %p\n",
 192                 mc, smp_next_mpe_entry(mc));
 193         return smp_next_mpe_entry(mc);
 194 }
 195
 196 unsigned long write_smp_table(unsigned long addr)
 197 {
 198         void *v;
 199         v = smp_write_floating_table(addr);
 200         return (unsigned long)smp_write_config_table(v);
 201 }