src/mainboard/tyan/s2850/mptable.c

   1 #include <console/console.h>
   2 #include <arch/smp/mpspec.h>
   3 #include <arch/ioapic.h>
   4 #include <device/pci.h>
   5 #include <string.h>
   6 #include <stdint.h>
   7 #if CONFIG_LOGICAL_CPUS==1
   8 #include <cpu/amd/multicore.h>
   9 #endif
  10
  11
  12 static unsigned node_link_to_bus(unsigned node, unsigned link)
  13 {
  14         device_t dev;
  15         unsigned reg;
  16
  17         dev = dev_find_slot(0, PCI_DEVFN(0x18, 1));
  18         if (!dev) {
  19                 return 0;
  20         }
  21         for(reg = 0xE0; reg < 0xF0; reg += 0x04) {
  22                 uint32_t config_map;
  23                 unsigned dst_node;
  24                 unsigned dst_link;
  25                 unsigned bus_base;
  26                 config_map = pci_read_config32(dev, reg);
  27                 if ((config_map & 3) != 3) {
  28                         continue;
  29                 }
  30                 dst_node = (config_map >> 4) & 7;
  31                 dst_link = (config_map >> 8) & 3;
  32                 bus_base = (config_map >> 16) & 0xff;
  33 #if 0
  34                 printk(BIOS_DEBUG, "node.link=bus: %d.%d=%d 0x%2x->0x%08x\n",
  35                         dst_node, dst_link, bus_base,
  36                         reg, config_map);
  37 #endif
  38                 if ((dst_node == node) && (dst_link == link))
  39                 {
  40                         return bus_base;
  41                 }
  42         }
  43         return 0;
  44 }
  45
  46
  47 static void *smp_write_config_table(void *v)
  48 {
  49         static const char sig[4] = "PCMP";
  50         static const char oem[8] = "COREBOOT";
  51         static const char productid[12] = "S2850       ";
  52         struct mp_config_table *mc;
  53
  54         int bus_isa;
  55         unsigned char bus_chain_0;
  56         unsigned char bus_8111_1;
  57         unsigned apicid_base;
  58         unsigned apicid_8111;
  59
  60         mc = (void *)(((char *)v) + SMP_FLOATING_TABLE_LEN);
  61         memset(mc, 0, sizeof(*mc));
  62
  63         memcpy(mc->mpc_signature, sig, sizeof(sig));
  64         mc->mpc_length = sizeof(*mc); /* initially just the header */
  65         mc->mpc_spec = 0x04;
  66         mc->mpc_checksum = 0; /* not yet computed */
  67         memcpy(mc->mpc_oem, oem, sizeof(oem));
  68         memcpy(mc->mpc_productid, productid, sizeof(productid));
  69         mc->mpc_oemptr = 0;
  70         mc->mpc_oemsize = 0;
  71         mc->mpc_entry_count = 0; /* No entries yet... */
  72         mc->mpc_lapic = LAPIC_ADDR;
  73         mc->mpe_length = 0;
  74         mc->mpe_checksum = 0;
  75         mc->reserved = 0;
  76
  77         smp_write_processors(mc);
  78         {
  79                 device_t dev;
  80
  81                 /* HT chain 0 */
  82                 bus_chain_0 = node_link_to_bus(0, 0);
  83                 if (bus_chain_0 == 0) {
  84                         printk(BIOS_DEBUG, "ERROR - cound not find bus for node 0 chain 0, using defaults\n");
  85                         bus_chain_0 = 1;
  86                 }
  87                 /* 8111 */
  88                 dev = dev_find_slot(bus_chain_0, PCI_DEVFN(0x01,0));
  89                 if (dev) {
  90                         bus_8111_1 = pci_read_config8(dev, PCI_SECONDARY_BUS);
  91                 }
  92                 else {
  93                         printk(BIOS_DEBUG, "ERROR - could not find PCI 1:01.0, using defaults\n");
  94
  95                         bus_8111_1 = 2;
  96                 }
  97         }
  98 /*Bus:          Bus ID  Type*/
  99         mptable_write_buses(mc, NULL, &bus_isa);
 100
 101 /*I/O APICs:    APIC ID Version State           Address*/
 102 #if CONFIG_LOGICAL_CPUS==1
 103         apicid_base = get_apicid_base(1);
 104 #else
 105         apicid_base = CONFIG_MAX_PHYSICAL_CPUS;
 106 #endif
 107         apicid_8111 = apicid_base+0;
 108
 109         smp_write_ioapic(mc, apicid_8111, 0x11, IO_APIC_ADDR);
 110
 111         mptable_add_isa_interrupts(mc, bus_isa, apicid_8111, 0);
 112
 113 /*I/O Ints:     Type    Polarity    Trigger     Bus ID   IRQ    APIC ID PIN# */
 114
 115         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_chain_0, (2<<2)|3, apicid_8111, 0x13);
 116
 117 //On Board AMD USB
 118         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0<<2)|3, apicid_8111, 0x13);
 119
 120 //On Board ATI Display Adapter
 121         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x0b<<2)|0, apicid_8111, 0x12);
 122
 123 //Onboard Broadcom 5705 NIC
 124         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x0d<<2)|0, apicid_8111, 0x13);
 125         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x0e<<2)|0, apicid_8111, 0x10);
 126 //Onboard SI Serial ATA
 127         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x0c<<2)|0, apicid_8111, 0x11);
 128
 129
 130 //PCI Slot 1
 131         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x03<<2)|0, apicid_8111, 0x10);
 132         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x03<<2)|1, apicid_8111, 0x11);
 133         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x03<<2)|2, apicid_8111, 0x12);
 134         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x03<<2)|3, apicid_8111, 0x13);
 135
 136
 137 //PCI Slot 2
 138         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x06<<2)|0, apicid_8111, 0x11);
 139         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x06<<2)|1, apicid_8111, 0x12);
 140         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x06<<2)|2, apicid_8111, 0x13);
 141         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x06<<2)|3, apicid_8111, 0x10);
 142
 143
 144 //PCI Slot 3
 145         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x07<<2)|0, apicid_8111, 0x12);
 146         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x07<<2)|1, apicid_8111, 0x13);
 147         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x07<<2)|2, apicid_8111, 0x10);
 148         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x07<<2)|3, apicid_8111, 0x11);
 149
 150
 151 //PCI Slot 4
 152         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x08<<2)|0, apicid_8111, 0x13);
 153         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x08<<2)|1, apicid_8111, 0x10);
 154         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x08<<2)|2, apicid_8111, 0x11);
 155         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x08<<2)|3, apicid_8111, 0x12);
 156
 157 //PCI Slot 5
 158         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x09<<2)|0, apicid_8111, 0x10);
 159         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x09<<2)|1, apicid_8111, 0x11);
 160         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x09<<2)|2, apicid_8111, 0x12);
 161         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x09<<2)|3, apicid_8111, 0x13);
 162
 163 //PCI Slot 6
 164         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x0a<<2)|0, apicid_8111, 0x11);
 165         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x0a<<2)|1, apicid_8111, 0x12);
 166         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x0a<<2)|2, apicid_8111, 0x13);
 167         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x0a<<2)|3, apicid_8111, 0x10);
 168
 169 /*Local Ints:   Type    Polarity    Trigger     Bus ID   IRQ    APIC ID PIN#*/
 170         smp_write_intsrc(mc, mp_ExtINT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0x0, MP_APIC_ALL, 0x0);
 171         smp_write_intsrc(mc, mp_NMI, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0x0, MP_APIC_ALL, 0x1);
 172         /* There is no extension information... */
 173
 174         /* Compute the checksums */
 175         mc->mpe_checksum = smp_compute_checksum(smp_next_mpc_entry(mc), mc->mpe_length);
 176         mc->mpc_checksum = smp_compute_checksum(mc, mc->mpc_length);
 177         printk(BIOS_DEBUG, "Wrote the mp table end at: %p - %p\n",
 178                 mc, smp_next_mpe_entry(mc));
 179         return smp_next_mpe_entry(mc);
 180 }
 181
 182 unsigned long write_smp_table(unsigned long addr)
 183 {
 184         void *v;
 185         v = smp_write_floating_table(addr);
 186         return (unsigned long)smp_write_config_table(v);
 187 }