src/mainboard/tyan/s2850/mptable.c

   1 #include <console/console.h>
   2 #include <arch/smp/mpspec.h>
   3 #include <device/pci.h>
   4 #include <string.h>
   5 #include <stdint.h>
   6 #if CONFIG_LOGICAL_CPUS==1
   7 #include <cpu/amd/multicore.h>
   8 #endif
   9
  10
  11 static unsigned node_link_to_bus(unsigned node, unsigned link)
  12 {
  13         device_t dev;
  14         unsigned reg;
  15
  16         dev = dev_find_slot(0, PCI_DEVFN(0x18, 1));
  17         if (!dev) {
  18                 return 0;
  19         }
  20         for(reg = 0xE0; reg < 0xF0; reg += 0x04) {
  21                 uint32_t config_map;
  22                 unsigned dst_node;
  23                 unsigned dst_link;
  24                 unsigned bus_base;
  25                 config_map = pci_read_config32(dev, reg);
  26                 if ((config_map & 3) != 3) {
  27                         continue;
  28                 }
  29                 dst_node = (config_map >> 4) & 7;
  30                 dst_link = (config_map >> 8) & 3;
  31                 bus_base = (config_map >> 16) & 0xff;
  32 #if 0
  33                 printk(BIOS_DEBUG, "node.link=bus: %d.%d=%d 0x%2x->0x%08x\n",
  34                         dst_node, dst_link, bus_base,
  35                         reg, config_map);
  36 #endif
  37                 if ((dst_node == node) && (dst_link == link))
  38                 {
  39                         return bus_base;
  40                 }
  41         }
  42         return 0;
  43 }
  44
  45
  46 static void *smp_write_config_table(void *v)
  47 {
  48         static const char sig[4] = "PCMP";
  49         static const char oem[8] = "COREBOOT";
  50         static const char productid[12] = "S2850       ";
  51         struct mp_config_table *mc;
  52
  53         unsigned char bus_num;
  54         unsigned char bus_isa;
  55         unsigned char bus_chain_0;
  56         unsigned char bus_8111_1;
  57         unsigned apicid_base;
  58         unsigned apicid_8111;
  59
  60         mc = (void *)(((char *)v) + SMP_FLOATING_TABLE_LEN);
  61         memset(mc, 0, sizeof(*mc));
  62
  63         memcpy(mc->mpc_signature, sig, sizeof(sig));
  64         mc->mpc_length = sizeof(*mc); /* initially just the header */
  65         mc->mpc_spec = 0x04;
  66         mc->mpc_checksum = 0; /* not yet computed */
  67         memcpy(mc->mpc_oem, oem, sizeof(oem));
  68         memcpy(mc->mpc_productid, productid, sizeof(productid));
  69         mc->mpc_oemptr = 0;
  70         mc->mpc_oemsize = 0;
  71         mc->mpc_entry_count = 0; /* No entries yet... */
  72         mc->mpc_lapic = LAPIC_ADDR;
  73         mc->mpe_length = 0;
  74         mc->mpe_checksum = 0;
  75         mc->reserved = 0;
  76
  77         smp_write_processors(mc);
  78         {
  79                 device_t dev;
  80
  81                 /* HT chain 0 */
  82                 bus_chain_0 = node_link_to_bus(0, 0);
  83                 if (bus_chain_0 == 0) {
  84                         printk(BIOS_DEBUG, "ERROR - cound not find bus for node 0 chain 0, using defaults\n");
  85                         bus_chain_0 = 1;
  86                 }
  87                 /* 8111 */
  88                 dev = dev_find_slot(bus_chain_0, PCI_DEVFN(0x01,0));
  89                 if (dev) {
  90                         bus_8111_1 = pci_read_config8(dev, PCI_SECONDARY_BUS);
  91                         bus_isa    = pci_read_config8(dev, PCI_SUBORDINATE_BUS);
  92                         bus_isa++;
  93                 }
  94                 else {
  95                         printk(BIOS_DEBUG, "ERROR - could not find PCI 1:01.0, using defaults\n");
  96
  97                         bus_8111_1 = 2;
  98                         bus_isa = 3;
  99                 }
 100         }
 101 /*Bus:          Bus ID  Type*/
 102         /* define bus and isa numbers */
 103         for(bus_num = 0; bus_num < bus_isa; bus_num++) {
 104                 smp_write_bus(mc, bus_num, "PCI   ");
 105         }
 106         smp_write_bus(mc, bus_isa, "ISA   ");
 107
 108
 109 /*I/O APICs:    APIC ID Version State           Address*/
 110 #if CONFIG_LOGICAL_CPUS==1
 111         apicid_base = get_apicid_base(1);
 112 #else
 113         apicid_base = CONFIG_MAX_PHYSICAL_CPUS;
 114 #endif
 115         apicid_8111 = apicid_base+0;
 116
 117         smp_write_ioapic(mc, apicid_8111, 0x11, 0xfec00000);
 118
 119 /*I/O Ints:     Type    Polarity    Trigger     Bus ID   IRQ    APIC ID PIN# */
 120
 121         smp_write_intsrc(mc, mp_ExtINT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0x0, apicid_8111, 0x0);
 122         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0x1, apicid_8111, 0x1);
 123         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0x0, apicid_8111, 0x2);
 124         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0x3, apicid_8111, 0x3);
 125         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0x4, apicid_8111, 0x4);
 126         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0x6, apicid_8111, 0x6);
 127         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0x7, apicid_8111, 0x7);
 128         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0x8, apicid_8111, 0x8);
 129         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0xc, apicid_8111, 0xc);
 130         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0xd, apicid_8111, 0xd);
 131         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0xe, apicid_8111, 0xe);
 132         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0xf, apicid_8111, 0xf);
 133
 134
 135         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_chain_0, (2<<2)|3, apicid_8111, 0x13);
 136
 137 //On Board AMD USB
 138         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0<<2)|3, apicid_8111, 0x13);
 139
 140 //On Board ATI Display Adapter
 141         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x0b<<2)|0, apicid_8111, 0x12);
 142
 143 //Onboard Broadcom 5705 NIC
 144         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x0d<<2)|0, apicid_8111, 0x13);
 145         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x0e<<2)|0, apicid_8111, 0x10);
 146 //Onboard SI Serial ATA
 147         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x0c<<2)|0, apicid_8111, 0x11);
 148
 149
 150 //PCI Slot 1
 151         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x03<<2)|0, apicid_8111, 0x10);
 152         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x03<<2)|1, apicid_8111, 0x11);
 153         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x03<<2)|2, apicid_8111, 0x12);
 154         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x03<<2)|3, apicid_8111, 0x13);
 155
 156
 157 //PCI Slot 2
 158         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x06<<2)|0, apicid_8111, 0x11);
 159         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x06<<2)|1, apicid_8111, 0x12);
 160         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x06<<2)|2, apicid_8111, 0x13);
 161         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x06<<2)|3, apicid_8111, 0x10);
 162
 163
 164 //PCI Slot 3
 165         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x07<<2)|0, apicid_8111, 0x12);
 166         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x07<<2)|1, apicid_8111, 0x13);
 167         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x07<<2)|2, apicid_8111, 0x10);
 168         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x07<<2)|3, apicid_8111, 0x11);
 169
 170
 171 //PCI Slot 4
 172         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x08<<2)|0, apicid_8111, 0x13);
 173         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x08<<2)|1, apicid_8111, 0x10);
 174         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x08<<2)|2, apicid_8111, 0x11);
 175         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x08<<2)|3, apicid_8111, 0x12);
 176
 177 //PCI Slot 5
 178         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x09<<2)|0, apicid_8111, 0x10);
 179         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x09<<2)|1, apicid_8111, 0x11);
 180         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x09<<2)|2, apicid_8111, 0x12);
 181         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x09<<2)|3, apicid_8111, 0x13);
 182
 183 //PCI Slot 6
 184         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x0a<<2)|0, apicid_8111, 0x11);
 185         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x0a<<2)|1, apicid_8111, 0x12);
 186         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x0a<<2)|2, apicid_8111, 0x13);
 187         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8111_1, (0x0a<<2)|3, apicid_8111, 0x10);
 188
 189 /*Local Ints:   Type    Polarity    Trigger     Bus ID   IRQ    APIC ID PIN#*/
 190         smp_write_intsrc(mc, mp_ExtINT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0x0, MP_APIC_ALL, 0x0);
 191         smp_write_intsrc(mc, mp_NMI, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0x0, MP_APIC_ALL, 0x1);
 192         /* There is no extension information... */
 193
 194         /* Compute the checksums */
 195         mc->mpe_checksum = smp_compute_checksum(smp_next_mpc_entry(mc), mc->mpe_length);
 196         mc->mpc_checksum = smp_compute_checksum(mc, mc->mpc_length);
 197         printk(BIOS_DEBUG, "Wrote the mp table end at: %p - %p\n",
 198                 mc, smp_next_mpe_entry(mc));
 199         return smp_next_mpe_entry(mc);
 200 }
 201
 202 unsigned long write_smp_table(unsigned long addr)
 203 {
 204         void *v;
 205         v = smp_write_floating_table(addr);
 206         return (unsigned long)smp_write_config_table(v);
 207 }