ca1aa186c709d9fdd2fecf829b4e476dd0c547d3
[coreboot.git] / src / mainboard / tyan / s2850 / Options.lb
1 uses HAVE_MP_TABLE
2 uses HAVE_PIRQ_TABLE
3 uses USE_FALLBACK_IMAGE
4 uses HAVE_FALLBACK_BOOT
5 uses HAVE_HARD_RESET
6 uses IRQ_SLOT_COUNT
7 uses HAVE_OPTION_TABLE
8 uses CONFIG_MAX_CPUS
9 uses CONFIG_MAX_PHYSICAL_CPUS
10 uses CONFIG_LOGICAL_CPUS
11 uses CONFIG_IOAPIC
12 uses CONFIG_SMP
13 uses FALLBACK_SIZE
14 uses ROM_SIZE
15 uses ROM_SECTION_SIZE
16 uses ROM_IMAGE_SIZE
17 uses ROM_SECTION_SIZE
18 uses ROM_SECTION_OFFSET
19 uses CONFIG_ROM_STREAM
20 uses CONFIG_ROM_STREAM_START
21 uses PAYLOAD_SIZE
22 uses _ROMBASE
23 uses XIP_ROM_SIZE
24 uses XIP_ROM_BASE
25 uses STACK_SIZE
26 uses HEAP_SIZE
27 uses USE_OPTION_TABLE
28 uses LB_CKS_RANGE_START
29 uses LB_CKS_RANGE_END
30 uses LB_CKS_LOC
31 uses MAINBOARD_PART_NUMBER
32 uses MAINBOARD_VENDOR
33 uses MAINBOARD
34 uses MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID
35 uses MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID
36 uses LINUXBIOS_EXTRA_VERSION
37 uses _RAMBASE
38 uses TTYS0_BAUD
39 uses TTYS0_BASE
40 uses TTYS0_LCS
41 uses DEFAULT_CONSOLE_LOGLEVEL
42 uses MAXIMUM_CONSOLE_LOGLEVEL
43 uses MAINBOARD_POWER_ON_AFTER_POWER_FAIL
44 uses CONFIG_CONSOLE_SERIAL8250
45 uses HAVE_INIT_TIMER
46 uses CONFIG_GDB_STUB
47 uses CONFIG_GDB_STUB
48 uses CROSS_COMPILE
49 uses CC
50 uses HOSTCC
51 uses OBJCOPY
52 uses CONFIG_CHIP_NAME
53 uses CONFIG_CONSOLE_VGA
54 uses CONFIG_PCI_ROM_RUN
55 uses HW_MEM_HOLE_SIZEK
56
57 uses USE_DCACHE_RAM
58 uses DCACHE_RAM_BASE
59 uses DCACHE_RAM_SIZE
60 uses CONFIG_USE_INIT
61
62 ###
63 ### Build options
64 ###
65
66 ##
67 ## ROM_SIZE is the size of boot ROM that this board will use.
68 ##
69 default ROM_SIZE=524288
70
71 ##
72 ## FALLBACK_SIZE is the amount of the ROM the complete fallback image will use
73 ##
74 #default FALLBACK_SIZE=131072
75 #256K
76 default FALLBACK_SIZE=0x40000
77
78 ##
79 ## Build code for the fallback boot
80 ##
81 default HAVE_FALLBACK_BOOT=1
82
83 ##
84 ## Build code to reset the motherboard from linuxBIOS
85 ##
86 default HAVE_HARD_RESET=1
87
88 ##
89 ## Build code to export a programmable irq routing table
90 ##
91 default HAVE_PIRQ_TABLE=1
92 default IRQ_SLOT_COUNT=12
93
94 ##
95 ## Build code to export an x86 MP table
96 ## Useful for specifying IRQ routing values
97 ##
98 default HAVE_MP_TABLE=1
99
100 ##
101 ## Build code to export a CMOS option table
102 ##
103 default HAVE_OPTION_TABLE=1
104
105 ##
106 ## Move the default LinuxBIOS cmos range off of AMD RTC registers
107 ##
108 default LB_CKS_RANGE_START=49
109 default LB_CKS_RANGE_END=122
110 default LB_CKS_LOC=123
111
112 ##
113 ## Build code for SMP support
114 ## Only worry about 2 micro processors
115 ##
116 default CONFIG_SMP=1
117 default CONFIG_MAX_CPUS=2
118 default CONFIG_MAX_PHYSICAL_CPUS=1
119 default CONFIG_LOGICAL_CPUS=1
120
121 #CHIP_NAME ?
122 default CONFIG_CHIP_NAME=1
123
124 #1G memory hole
125 default HW_MEM_HOLE_SIZEK=0x100000
126
127 #VGA Console
128 default CONFIG_CONSOLE_VGA=1
129 default CONFIG_PCI_ROM_RUN=1
130
131
132 ##
133 ## enable CACHE_AS_RAM specifics
134 ##
135 default USE_DCACHE_RAM=1
136 default DCACHE_RAM_BASE=0xcf000
137 default DCACHE_RAM_SIZE=0x1000
138 default CONFIG_USE_INIT=0
139
140 ##
141 ## Build code to setup a generic IOAPIC
142 ##
143 default CONFIG_IOAPIC=1
144
145 ##
146 ## Clean up the motherboard id strings
147 ##
148 default MAINBOARD_PART_NUMBER="S2850"
149 default MAINBOARD_VENDOR="Tyan"
150 default MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID=0x10f1
151 default MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID=0x2850
152
153 ###
154 ### LinuxBIOS layout values
155 ###
156
157 ## ROM_IMAGE_SIZE is the amount of space to allow linuxBIOS to occupy.
158 default ROM_IMAGE_SIZE = 65536
159
160 ##
161 ## Use a small 8K stack
162 ##
163 default STACK_SIZE=0x2000
164
165 ##
166 ## Use a small 16K heap
167 ##
168 default HEAP_SIZE=0x4000
169
170 ##
171 ## Only use the option table in a normal image
172 ##
173 default USE_OPTION_TABLE = !USE_FALLBACK_IMAGE
174
175 ##
176 ## LinuxBIOS C code runs at this location in RAM
177 ##
178 default _RAMBASE=0x00004000
179
180 ##
181 ## Load the payload from the ROM
182 ##
183 default CONFIG_ROM_STREAM = 1
184
185 ###
186 ### Defaults of options that you may want to override in the target config file
187 ### 
188
189 ##
190 ## The default compiler
191 ##
192 default CC="$(CROSS_COMPILE)gcc -m32"
193 default HOSTCC="gcc"
194
195 ##
196 ## Disable the gdb stub by default
197 ## 
198 default CONFIG_GDB_STUB=0
199
200 ##
201 ## The Serial Console
202 ##
203
204 # To Enable the Serial Console
205 default CONFIG_CONSOLE_SERIAL8250=1
206
207 ## Select the serial console baud rate
208 default TTYS0_BAUD=115200
209 #default TTYS0_BAUD=57600
210 #default TTYS0_BAUD=38400
211 #default TTYS0_BAUD=19200
212 #default TTYS0_BAUD=9600
213 #default TTYS0_BAUD=4800
214 #default TTYS0_BAUD=2400
215 #default TTYS0_BAUD=1200
216
217 # Select the serial console base port
218 default TTYS0_BASE=0x3f8
219
220 # Select the serial protocol
221 # This defaults to 8 data bits, 1 stop bit, and no parity
222 default TTYS0_LCS=0x3
223
224 ##
225 ### Select the linuxBIOS loglevel
226 ##
227 ## EMERG      1   system is unusable               
228 ## ALERT      2   action must be taken immediately 
229 ## CRIT       3   critical conditions              
230 ## ERR        4   error conditions                 
231 ## WARNING    5   warning conditions               
232 ## NOTICE     6   normal but significant condition 
233 ## INFO       7   informational                    
234 ## DEBUG      8   debug-level messages             
235 ## SPEW       9   Way too many details             
236
237 ## Request this level of debugging output
238 default  DEFAULT_CONSOLE_LOGLEVEL=8
239 ## At a maximum only compile in this level of debugging
240 default  MAXIMUM_CONSOLE_LOGLEVEL=8
241
242 ##
243 ## Select power on after power fail setting
244 default MAINBOARD_POWER_ON_AFTER_POWER_FAIL="MAINBOARD_POWER_ON"
245
246 ### End Options.lb
247 end