Apply linuxbios-rename-other-payload-options.patch
[coreboot.git] / src / mainboard / tyan / s2850 / Options.lb
1 uses HAVE_MP_TABLE
2 uses HAVE_PIRQ_TABLE
3 uses USE_FALLBACK_IMAGE
4 uses HAVE_FALLBACK_BOOT
5 uses HAVE_HARD_RESET
6 uses IRQ_SLOT_COUNT
7 uses HAVE_OPTION_TABLE
8 uses CONFIG_MAX_CPUS
9 uses CONFIG_MAX_PHYSICAL_CPUS
10 uses CONFIG_LOGICAL_CPUS
11 uses CONFIG_IOAPIC
12 uses CONFIG_SMP
13 uses FALLBACK_SIZE
14 uses ROM_SIZE
15 uses ROM_SECTION_SIZE
16 uses ROM_IMAGE_SIZE
17 uses ROM_SECTION_SIZE
18 uses ROM_SECTION_OFFSET
19 uses CONFIG_ROM_PAYLOAD
20 uses CONFIG_ROM_PAYLOAD_START
21 uses CONFIG_COMPRESSED_PAYLOAD_LZMA
22 uses PAYLOAD_SIZE
23 uses _ROMBASE
24 uses XIP_ROM_SIZE
25 uses XIP_ROM_BASE
26 uses STACK_SIZE
27 uses HEAP_SIZE
28 uses USE_OPTION_TABLE
29 uses LB_CKS_RANGE_START
30 uses LB_CKS_RANGE_END
31 uses LB_CKS_LOC
32 uses MAINBOARD_PART_NUMBER
33 uses MAINBOARD_VENDOR
34 uses MAINBOARD
35 uses MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID
36 uses MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID
37 uses LINUXBIOS_EXTRA_VERSION
38 uses _RAMBASE
39 uses TTYS0_BAUD
40 uses TTYS0_BASE
41 uses TTYS0_LCS
42 uses DEFAULT_CONSOLE_LOGLEVEL
43 uses MAXIMUM_CONSOLE_LOGLEVEL
44 uses MAINBOARD_POWER_ON_AFTER_POWER_FAIL
45 uses CONFIG_CONSOLE_SERIAL8250
46 uses HAVE_INIT_TIMER
47 uses CONFIG_GDB_STUB
48 uses CONFIG_GDB_STUB
49 uses CROSS_COMPILE
50 uses CC
51 uses HOSTCC
52 uses OBJCOPY
53 uses CONFIG_CHIP_NAME
54 uses CONFIG_CONSOLE_VGA
55 uses CONFIG_PCI_ROM_RUN
56 uses HW_MEM_HOLE_SIZEK
57
58 uses USE_DCACHE_RAM
59 uses DCACHE_RAM_BASE
60 uses DCACHE_RAM_SIZE
61 uses CONFIG_USE_INIT
62
63 ###
64 ### Build options
65 ###
66
67 ##
68 ## ROM_SIZE is the size of boot ROM that this board will use.
69 ##
70 default ROM_SIZE=524288
71
72 ##
73 ## FALLBACK_SIZE is the amount of the ROM the complete fallback image will use
74 ##
75 #default FALLBACK_SIZE=131072
76 #256K
77 default FALLBACK_SIZE=0x40000
78
79 ##
80 ## Build code for the fallback boot
81 ##
82 default HAVE_FALLBACK_BOOT=1
83
84 ##
85 ## Build code to reset the motherboard from linuxBIOS
86 ##
87 default HAVE_HARD_RESET=1
88
89 ##
90 ## Build code to export a programmable irq routing table
91 ##
92 default HAVE_PIRQ_TABLE=1
93 default IRQ_SLOT_COUNT=12
94
95 ##
96 ## Build code to export an x86 MP table
97 ## Useful for specifying IRQ routing values
98 ##
99 default HAVE_MP_TABLE=1
100
101 ##
102 ## Build code to export a CMOS option table
103 ##
104 default HAVE_OPTION_TABLE=1
105
106 ##
107 ## Move the default LinuxBIOS cmos range off of AMD RTC registers
108 ##
109 default LB_CKS_RANGE_START=49
110 default LB_CKS_RANGE_END=122
111 default LB_CKS_LOC=123
112
113 ##
114 ## Build code for SMP support
115 ## Only worry about 2 micro processors
116 ##
117 default CONFIG_SMP=1
118 default CONFIG_MAX_CPUS=2
119 default CONFIG_MAX_PHYSICAL_CPUS=1
120 default CONFIG_LOGICAL_CPUS=1
121
122 #CHIP_NAME ?
123 default CONFIG_CHIP_NAME=1
124
125 #1G memory hole
126 default HW_MEM_HOLE_SIZEK=0x100000
127
128 #VGA Console
129 default CONFIG_CONSOLE_VGA=1
130 default CONFIG_PCI_ROM_RUN=1
131
132
133 ##
134 ## enable CACHE_AS_RAM specifics
135 ##
136 default USE_DCACHE_RAM=1
137 default DCACHE_RAM_BASE=0xcf000
138 default DCACHE_RAM_SIZE=0x1000
139 default CONFIG_USE_INIT=0
140
141 ##
142 ## Build code to setup a generic IOAPIC
143 ##
144 default CONFIG_IOAPIC=1
145
146 ##
147 ## Clean up the motherboard id strings
148 ##
149 default MAINBOARD_PART_NUMBER="S2850"
150 default MAINBOARD_VENDOR="Tyan"
151 default MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID=0x10f1
152 default MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID=0x2850
153
154 ###
155 ### LinuxBIOS layout values
156 ###
157
158 ## ROM_IMAGE_SIZE is the amount of space to allow linuxBIOS to occupy.
159 default ROM_IMAGE_SIZE = 65536
160
161 ##
162 ## Use a small 8K stack
163 ##
164 default STACK_SIZE=0x2000
165
166 ##
167 ## Use a small 16K heap
168 ##
169 default HEAP_SIZE=0x4000
170
171 ##
172 ## Only use the option table in a normal image
173 ##
174 default USE_OPTION_TABLE = !USE_FALLBACK_IMAGE
175
176 ##
177 ## LinuxBIOS C code runs at this location in RAM
178 ##
179 default _RAMBASE=0x00004000
180
181 ##
182 ## Load the payload from the ROM
183 ##
184 default CONFIG_ROM_PAYLOAD = 1
185
186 ###
187 ### Defaults of options that you may want to override in the target config file
188 ### 
189
190 ##
191 ## The default compiler
192 ##
193 default CC="$(CROSS_COMPILE)gcc -m32"
194 default HOSTCC="gcc"
195
196 ##
197 ## Disable the gdb stub by default
198 ## 
199 default CONFIG_GDB_STUB=0
200
201 ##
202 ## The Serial Console
203 ##
204
205 # To Enable the Serial Console
206 default CONFIG_CONSOLE_SERIAL8250=1
207
208 ## Select the serial console baud rate
209 default TTYS0_BAUD=115200
210 #default TTYS0_BAUD=57600
211 #default TTYS0_BAUD=38400
212 #default TTYS0_BAUD=19200
213 #default TTYS0_BAUD=9600
214 #default TTYS0_BAUD=4800
215 #default TTYS0_BAUD=2400
216 #default TTYS0_BAUD=1200
217
218 # Select the serial console base port
219 default TTYS0_BASE=0x3f8
220
221 # Select the serial protocol
222 # This defaults to 8 data bits, 1 stop bit, and no parity
223 default TTYS0_LCS=0x3
224
225 ##
226 ### Select the linuxBIOS loglevel
227 ##
228 ## EMERG      1   system is unusable               
229 ## ALERT      2   action must be taken immediately 
230 ## CRIT       3   critical conditions              
231 ## ERR        4   error conditions                 
232 ## WARNING    5   warning conditions               
233 ## NOTICE     6   normal but significant condition 
234 ## INFO       7   informational                    
235 ## DEBUG      8   debug-level messages             
236 ## SPEW       9   Way too many details             
237
238 ## Request this level of debugging output
239 default  DEFAULT_CONSOLE_LOGLEVEL=8
240 ## At a maximum only compile in this level of debugging
241 default  MAXIMUM_CONSOLE_LOGLEVEL=8
242
243 ##
244 ## Select power on after power fail setting
245 default MAINBOARD_POWER_ON_AFTER_POWER_FAIL="MAINBOARD_POWER_ON"
246
247 ### End Options.lb
248 end