this should get the VIA VT8454c in shape with Kconfig
[coreboot.git] / src / mainboard / technologic / ts5300 / Options.lb
1 uses CONFIG_GENERATE_MP_TABLE
2 uses CONFIG_GENERATE_PIRQ_TABLE
3 uses CONFIG_USE_FALLBACK_IMAGE
4 uses CONFIG_HAVE_FALLBACK_BOOT
5 uses CONFIG_HAVE_HARD_RESET
6 uses CONFIG_HAVE_OPTION_TABLE
7 uses CONFIG_USE_OPTION_TABLE
8 uses CONFIG_COMPRESS
9 uses CONFIG_ROM_PAYLOAD
10 uses CONFIG_USE_INIT
11 uses CONFIG_IRQ_SLOT_COUNT
12 uses CONFIG_MAINBOARD
13 uses CONFIG_MAINBOARD_VENDOR
14 uses CONFIG_MAINBOARD_PART_NUMBER
15 uses COREBOOT_EXTRA_VERSION
16 uses CONFIG_ARCH
17 uses CONFIG_FALLBACK_SIZE
18 uses CONFIG_STACK_SIZE
19 uses CONFIG_HEAP_SIZE
20 uses CONFIG_ROM_SIZE
21 uses CONFIG_ROM_SECTION_SIZE
22 uses CONFIG_ROM_IMAGE_SIZE
23 uses CONFIG_ROM_SECTION_SIZE
24 uses CONFIG_ROM_SECTION_OFFSET
25 uses CONFIG_COMPRESSED_PAYLOAD_LZMA
26 uses CONFIG_PRECOMPRESSED_PAYLOAD
27 uses CONFIG_ROMBASE
28 uses CONFIG_RAMBASE
29 uses CONFIG_XIP_ROM_SIZE
30 uses CONFIG_XIP_ROM_BASE
31 uses CONFIG_GENERATE_MP_TABLE
32 uses CONFIG_CROSS_COMPILE
33 uses CC
34 uses HOSTCC
35 uses CONFIG_OBJCOPY
36 uses CONFIG_TTYS0_BAUD
37 uses CONFIG_TTYS0_BASE
38 uses CONFIG_TTYS0_LCS
39
40
41 uses CONFIG_CONSOLE_SERIAL8250
42
43
44 uses CONFIG_DEFAULT_CONSOLE_LOGLEVEL
45 uses CONFIG_MAXIMUM_CONSOLE_LOGLEVEL
46
47 default CONFIG_CONSOLE_SERIAL8250=1
48 ## Select the serial console baud rate
49 default CONFIG_TTYS0_BAUD=115200
50 #default CONFIG_TTYS0_BAUD=57600
51 #default CONFIG_TTYS0_BAUD=38400
52 #default CONFIG_TTYS0_BAUD=19200
53 #default CONFIG_TTYS0_BAUD=9600
54 #default CONFIG_TTYS0_BAUD=4800
55 #default CONFIG_TTYS0_BAUD=2400
56 #default CONFIG_TTYS0_BAUD=1200
57
58 # Select the serial console base port
59 default CONFIG_TTYS0_BASE=0x2f8
60
61 # Select the serial protocol
62 # This defaults to 8 data bits, 1 stop bit, and no parity
63 default CONFIG_TTYS0_LCS=0x3
64
65
66 default CONFIG_DEFAULT_CONSOLE_LOGLEVEL=9
67 default CONFIG_MAXIMUM_CONSOLE_LOGLEVEL=9
68 ## CONFIG_ROM_SIZE is the size of boot ROM that this board will use.
69 default CONFIG_ROM_SIZE  = 256*1024
70
71 ###
72 ### Build options
73 ###
74
75 ##
76 ## Build code for the fallback boot
77 ##
78 default CONFIG_HAVE_FALLBACK_BOOT=1
79
80 ##
81 ## no MP table
82 ##
83 default CONFIG_GENERATE_MP_TABLE=0
84
85 ##
86 ## Build code to reset the motherboard from coreboot
87 ##
88 default CONFIG_HAVE_HARD_RESET=0
89
90 ##
91 ## Build code to export a programmable irq routing table
92 ##
93 default CONFIG_GENERATE_PIRQ_TABLE=1
94 default CONFIG_IRQ_SLOT_COUNT=2
95 #object irq_tables.o
96
97 ##
98 ## Build code to export a CMOS option table
99 ##
100 default CONFIG_HAVE_OPTION_TABLE=1
101
102 ###
103 ### coreboot layout values
104 ###
105
106 ## CONFIG_ROM_IMAGE_SIZE is the amount of space to allow coreboot to occupy.
107 default CONFIG_ROM_IMAGE_SIZE = 65536
108 default CONFIG_FALLBACK_SIZE = CONFIG_ROM_IMAGE_SIZE
109
110 ##
111 ## Use a small 8K stack
112 ##
113 default CONFIG_STACK_SIZE=0x2000
114
115 ##
116 ## Use a small 16K heap
117 ##
118 default CONFIG_HEAP_SIZE=0x4000
119
120 ##
121 ## Only use the option table in a normal image
122 ##
123 #default CONFIG_USE_OPTION_TABLE = !CONFIG_USE_FALLBACK_IMAGE
124 default CONFIG_USE_OPTION_TABLE = 0
125
126 default CONFIG_RAMBASE = 0x00004000
127
128 default CONFIG_ROM_PAYLOAD     = 1
129
130 ##
131 ## The default compiler
132 ##
133 default CC="$(CONFIG_CROSS_COMPILE)gcc -m32"
134 default HOSTCC="gcc"
135 end