src/mainboard/technexion/tim8690/mainboard.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2008 Advanced Micro Devices, Inc.
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; version 2 of the License.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  18  */
  19
  20 #include <console/console.h>
  21 #include <device/device.h>
  22 #include <device/pci.h>
  23 #include <arch/io.h>
  24 #include <boot/coreboot_tables.h>
  25 #include <cpu/x86/msr.h>
  26 #include <cpu/amd/mtrr.h>
  27 #include <device/pci_def.h>
  28 #include <../southbridge/amd/sb600/sb600.h>
  29 #include "chip.h"
  30
  31 #define ADT7461_ADDRESS 0x4C
  32 #define ARA_ADDRESS     0x0C /* Alert Response Address */
  33 #define SMBUS_IO_BASE 0x1000
  34
  35 extern int do_smbus_read_byte(u32 smbus_io_base, u32 device, u32 address);
  36 extern int do_smbus_write_byte(u32 smbus_io_base, u32 device, u32 address,
  37                                u8 val);
  38 extern void lb_add_memory_range(struct lb_memory *mem, uint32_t type,
  39                                 uint64_t start, uint64_t size);
  40 #define ADT7461_read_byte(address) \
  41         do_smbus_read_byte(SMBUS_IO_BASE, ADT7461_ADDRESS, address)
  42 #define ARA_read_byte(address) \
  43         do_smbus_read_byte(SMBUS_IO_BASE, ARA_ADDRESS, address)
  44 #define ADT7461_write_byte(address, val) \
  45         do_smbus_write_byte(SMBUS_IO_BASE, ADT7461_ADDRESS, address, val)
  46
  47 uint64_t uma_memory_base, uma_memory_size;
  48
  49
  50
  51 /***************************************************
  52 * This board, the TIM-8690 has two Marvel 88e5056 PCI-E
  53 * 10/100/1000 chips on board.
  54 * Both of their pin PERSTn pins are connected to GPIO 5 of the
  55 * SB600 southbridge.
  56 ****************************************************/
  57 static void enable_onboard_nic()
  58 {
  59
  60         u8 byte;
  61         device_t sm_dev;
  62
  63         printk(BIOS_INFO, "enable_onboard_nic.\n");
  64
  65         sm_dev = dev_find_slot(0, PCI_DEVFN(0x14, 0));
  66
  67         byte = pci_read_config8(sm_dev, 0x9a);
  68         byte |= ( 1 << 7);
  69         pci_write_config8(sm_dev, 0x9a, byte);
  70
  71         byte=pm_ioread(0x59);
  72         byte &= ~( 1<< 5);
  73         pm_iowrite(0x59,byte);
  74
  75         byte = pci_read_config8(sm_dev, 0xA8);
  76
  77         byte |= (1 << 1); //set bit 1 to high
  78         pci_write_config8(sm_dev, 0xA8, byte);
  79 }
  80
  81 /* set thermal config
  82  */
  83 static void set_thermal_config()
  84 {
  85         u8 byte;
  86         u16 word;
  87         device_t sm_dev;
  88
  89         /* set ADT 7461 */
  90         ADT7461_write_byte(0x0B, 0x50); /* Local Temperature Hight limit */
  91         ADT7461_write_byte(0x0C, 0x00); /* Local Temperature Low limit */
  92         ADT7461_write_byte(0x0D, 0x50); /* External Temperature Hight limit  High Byte */
  93         ADT7461_write_byte(0x0E, 0x00); /* External Temperature Low limit High Byte */
  94
  95         ADT7461_write_byte(0x19, 0x55); /* External THERM limit */
  96         ADT7461_write_byte(0x20, 0x55); /* Local THERM limit */
  97
  98         byte = ADT7461_read_byte(0x02); /* read status register to clear it */
  99         ARA_read_byte(0x05); /* A hardware alert can only be cleared by the master sending an ARA as a read command */
 100         printk(BIOS_INFO, "Init adt7461 end , status 0x02 %02x\n", byte);
 101
 102         /* sb600 settings for thermal config */
 103         /* set SB600 GPIO 64 to GPIO with pull-up */
 104         byte = pm2_ioread(0x42);
 105         byte &= 0x3f;
 106         pm2_iowrite(0x42, byte);
 107
 108         /* set GPIO 64 to input */
 109         sm_dev = dev_find_slot(0, PCI_DEVFN(0x14, 0));
 110         word = pci_read_config16(sm_dev, 0x56);
 111         word |= 1 << 7;
 112         pci_write_config16(sm_dev, 0x56, word);
 113
 114         /* set GPIO 64 internal pull-up */
 115         byte = pm2_ioread(0xf0);
 116         byte &= 0xee;
 117         pm2_iowrite(0xf0, byte);
 118
 119         /* set Talert to be active low */
 120         byte = pm_ioread(0x67);
 121         byte &= ~(1 << 5);
 122         pm_iowrite(0x67, byte);
 123
 124         /* set Talert to generate ACPI event */
 125         byte = pm_ioread(0x3c);
 126         byte &= 0xf3;
 127         pm_iowrite(0x3c, byte);
 128
 129         /* THERMTRIP pin */
 130         /* byte = pm_ioread(0x68);
 131          * byte |= 1 << 3;
 132          * pm_iowrite(0x68, byte);
 133          *
 134          * byte = pm_ioread(0x55);
 135          * byte |= 1 << 0;
 136          * pm_iowrite(0x55, byte);
 137          *
 138          * byte = pm_ioread(0x67);
 139          * byte &= ~( 1 << 6);
 140          * pm_iowrite(0x67, byte);
 141          */
 142 }
 143
 144 /*************************************************
 145 * enable the dedicated function in tim8690 board.
 146 * This function called early than rs690_enable.
 147 *************************************************/
 148 void tim8690_enable(device_t dev)
 149 {
 150         struct mainboard_config *mainboard =
 151             (struct mainboard_config *)dev->chip_info;
 152
 153         printk(BIOS_INFO, "Mainboard tim8690 Enable. dev=0x%p\n", dev);
 154
 155 #if (CONFIG_GFXUMA == 1)
 156         msr_t msr, msr2;
 157
 158         /* TOP_MEM: the top of DRAM below 4G */
 159         msr = rdmsr(TOP_MEM);
 160         printk(BIOS_INFO, "%s, TOP MEM: msr.lo = 0x%08x, msr.hi = 0x%08x\n",
 161                     __func__, msr.lo, msr.hi);
 162
 163         /* TOP_MEM2: the top of DRAM above 4G */
 164         msr2 = rdmsr(TOP_MEM2);
 165         printk(BIOS_INFO, "%s, TOP MEM2: msr2.lo = 0x%08x, msr2.hi = 0x%08x\n",
 166                     __func__, msr2.lo, msr2.hi);
 167
 168         switch (msr.lo) {
 169         case 0x10000000:        /* 256M system memory */
 170                 uma_memory_size = 0x2000000;    /* 32M recommended UMA */
 171                 break;
 172
 173         case 0x18000000:        /* 384M system memory */
 174                 uma_memory_size = 0x4000000;    /* 64M recommended UMA */
 175                 break;
 176
 177         case 0x20000000:        /* 512M system memory */
 178                 uma_memory_size = 0x4000000;    /* 64M recommended UMA */
 179                 break;
 180
 181         default:                /* 1GB and above system memory */
 182                 uma_memory_size = 0x8000000;    /* 128M recommended UMA */
 183                 break;
 184         }
 185
 186         uma_memory_base = msr.lo - uma_memory_size;     /* TOP_MEM1 */
 187         printk(BIOS_INFO, "%s: uma size 0x%08llx, memory start 0x%08llx\n",
 188                     __func__, uma_memory_size, uma_memory_base);
 189
 190         /* TODO: TOP_MEM2 */
 191 #else
 192         uma_memory_size = 0x8000000;    /* 128M recommended UMA */
 193         uma_memory_base = 0x38000000;   /* 1GB  system memory supposed */
 194 #endif
 195
 196         enable_onboard_nic();
 197         set_thermal_config();
 198 }
 199
 200 int add_mainboard_resources(struct lb_memory *mem)
 201 {
 202         /* UMA is removed from system memory in the northbridge code, but
 203          * in some circumstances we want the memory mentioned as reserved.
 204          */
 205 #if (CONFIG_GFXUMA == 1)
 206         printk(BIOS_INFO, "uma_memory_base=0x%llx, uma_memory_size=0x%llx \n",
 207         uma_memory_base, uma_memory_size);
 208         lb_add_memory_range(mem, LB_MEM_RESERVED,
 209                 uma_memory_base, uma_memory_size);
 210 #endif
 211 }
 212
 213 struct chip_operations mainboard_ops = {
 214         CHIP_NAME("TechNexion TIM-8690   Mainboard")
 215         .enable_dev = tim8690_enable,
 216 };