src/mainboard/technexion/tim5690/Options.lb

   1 ##
   2 ## This file is part of the coreboot project.
   3 ##
   4 ## Copyright (C) 2008 Advanced Micro Devices, Inc.
   5 ##
   6 ## This program is free software; you can redistribute it and/or modify
   7 ## it under the terms of the GNU General Public License as published by
   8 ## the Free Software Foundation; version 2 of the License.
   9 ##
  10 ## This program is distributed in the hope that it will be useful,
  11 ## but WITHOUT ANY WARRANTY; without even the implied warranty of
  12 ## MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13 ## GNU General Public License for more details.
  14 ##
  15 ## You should have received a copy of the GNU General Public License
  16 ## along with this program; if not, write to the Free Software
  17 ## Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  18 ##
  19 ##
  20 ##
  21
  22 uses CONFIG_GENERATE_MP_TABLE
  23 uses CONFIG_GENERATE_PIRQ_TABLE
  24 uses CONFIG_GENERATE_ACPI_TABLES
  25 uses CONFIG_HAVE_ACPI_RESUME
  26 uses CONFIG_USE_FALLBACK_IMAGE
  27 uses CONFIG_HAVE_FALLBACK_BOOT
  28 uses CONFIG_HAVE_HARD_RESET
  29 uses CONFIG_IRQ_SLOT_COUNT
  30 uses CONFIG_HAVE_OPTION_TABLE
  31 uses CONFIG_MAX_CPUS
  32 uses CONFIG_MAX_PHYSICAL_CPUS
  33 uses CONFIG_LOGICAL_CPUS
  34 uses CONFIG_IOAPIC
  35 uses CONFIG_SMP
  36 uses CONFIG_FALLBACK_SIZE
  37 uses CONFIG_ROM_SIZE
  38 uses CONFIG_ROM_SECTION_SIZE
  39 uses CONFIG_ROM_IMAGE_SIZE
  40 uses CONFIG_ROM_SECTION_SIZE
  41 uses CONFIG_ROM_SECTION_OFFSET
  42 uses CONFIG_ROM_PAYLOAD
  43 uses CONFIG_COMPRESSED_PAYLOAD_LZMA
  44 uses CONFIG_ROMBASE
  45 uses CONFIG_XIP_ROM_SIZE
  46 uses CONFIG_XIP_ROM_BASE
  47 uses CONFIG_STACK_SIZE
  48 uses CONFIG_HEAP_SIZE
  49 uses CONFIG_USE_OPTION_TABLE
  50 uses CONFIG_LB_CKS_RANGE_START
  51 uses CONFIG_LB_CKS_RANGE_END
  52 uses CONFIG_LB_CKS_LOC
  53 uses CONFIG_MAINBOARD_PART_NUMBER
  54 uses CONFIG_MAINBOARD_VENDOR
  55 uses CONFIG_MAINBOARD
  56 uses CONFIG_MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID
  57 uses CONFIG_MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID
  58 uses COREBOOT_EXTRA_VERSION
  59 uses CONFIG_RAMBASE
  60 uses CONFIG_TTYS0_BAUD
  61 uses CONFIG_TTYS0_BASE
  62 uses CONFIG_TTYS0_LCS
  63 uses CONFIG_DEFAULT_CONSOLE_LOGLEVEL
  64 uses CONFIG_MAXIMUM_CONSOLE_LOGLEVEL
  65 uses CONFIG_MAINBOARD_POWER_ON_AFTER_POWER_FAIL
  66 uses CONFIG_CONSOLE_SERIAL8250
  67 uses CONFIG_HAVE_INIT_TIMER
  68 uses CONFIG_GDB_STUB
  69 uses CONFIG_GDB_STUB
  70 uses CONFIG_CROSS_COMPILE
  71 uses CC
  72 uses HOSTCC
  73 uses CONFIG_OBJCOPY
  74 uses CONFIG_CONSOLE_VGA
  75 uses CONFIG_PCI_ROM_RUN
  76 uses CONFIG_HW_MEM_HOLE_SIZEK
  77 uses CONFIG_HT_CHAIN_UNITID_BASE
  78 uses CONFIG_HT_CHAIN_END_UNITID_BASE
  79 uses CONFIG_SB_HT_CHAIN_ON_BUS0
  80
  81 uses CONFIG_USE_DCACHE_RAM
  82 uses CONFIG_DCACHE_RAM_BASE
  83 uses CONFIG_DCACHE_RAM_SIZE
  84 uses CONFIG_DCACHE_RAM_GLOBAL_VAR_SIZE
  85 uses CONFIG_USE_INIT
  86
  87 uses CONFIG_SB_HT_CHAIN_UNITID_OFFSET_ONLY
  88 uses CONFIG_USE_PRINTK_IN_CAR
  89
  90 uses CONFIG_VIDEO_MB
  91 uses CONFIG_GFXUMA
  92 uses CONFIG_HAVE_MAINBOARD_RESOURCES
  93 uses CONFIG_VGA_ROM_RUN
  94
  95 ###
  96 ### Build options
  97 ###
  98
  99 ##
 100 ## CONFIG_ROM_SIZE is the size of boot ROM that this board will use.
 101 ##
 102 default CONFIG_ROM_SIZE=524288
 103
 104 ##
 105 ## CONFIG_FALLBACK_SIZE is the amount of the ROM the complete fallback image will use
 106 ##
 107 default CONFIG_FALLBACK_SIZE = CONFIG_ROM_IMAGE_SIZE
 108
 109 ##
 110 ## Build code for the fallback boot
 111 ##
 112 default CONFIG_HAVE_FALLBACK_BOOT=1
 113
 114 ##
 115 ## Build code to reset the motherboard from coreboot
 116 ##
 117 default CONFIG_HAVE_HARD_RESET=1
 118
 119 ##
 120 ## Build code to export a programmable irq routing table
 121 ##
 122 default CONFIG_GENERATE_PIRQ_TABLE=1
 123 default CONFIG_IRQ_SLOT_COUNT=11
 124
 125 ##
 126 ## Build code to export an x86 MP table
 127 ## Useful for specifying IRQ routing values
 128 ##
 129 default CONFIG_GENERATE_MP_TABLE=1
 130
 131 ## ACPI tables will be included
 132 default CONFIG_GENERATE_ACPI_TABLES=1
 133
 134 ##
 135 ## Build code to export a CMOS option table
 136 ##
 137 default CONFIG_HAVE_OPTION_TABLE=0
 138
 139 ##
 140 ## Move the default coreboot cmos range off of AMD RTC registers
 141 ##
 142 default CONFIG_LB_CKS_RANGE_START=49
 143 default CONFIG_LB_CKS_RANGE_END=122
 144 default CONFIG_LB_CKS_LOC=123
 145
 146 ##
 147 ## Build code for SMP support
 148 ## Only worry about 2 micro processors
 149 ##
 150 default CONFIG_SMP=1
 151 default CONFIG_MAX_CPUS=2
 152
 153 default CONFIG_MAX_PHYSICAL_CPUS=1
 154 default CONFIG_LOGICAL_CPUS=1
 155
 156 #1G memory hole
 157 default CONFIG_HW_MEM_HOLE_SIZEK=0x100000
 158
 159 #VGA Console
 160 default CONFIG_CONSOLE_VGA=1
 161 default CONFIG_PCI_ROM_RUN=1
 162 default CONFIG_VGA_ROM_RUN=1
 163
 164 # BTDC: Only one HT device on Herring.
 165 #HT Unit ID offset
 166 #default CONFIG_HT_CHAIN_UNITID_BASE=0x6
 167 default CONFIG_HT_CHAIN_UNITID_BASE=0x0
 168
 169
 170 #real SB Unit ID
 171 default CONFIG_HT_CHAIN_END_UNITID_BASE=0x1
 172
 173 #make the SB HT chain on bus 0
 174 default CONFIG_SB_HT_CHAIN_ON_BUS0=1
 175
 176 ##
 177 ## enable CACHE_AS_RAM specifics
 178 ##
 179 default CONFIG_USE_DCACHE_RAM=1
 180 default CONFIG_DCACHE_RAM_BASE=0xc8000
 181 default CONFIG_DCACHE_RAM_SIZE=0x8000
 182 default CONFIG_DCACHE_RAM_GLOBAL_VAR_SIZE=0x01000
 183 default CONFIG_USE_INIT=0
 184
 185 ##
 186 ## Build code to setup a generic IOAPIC
 187 ##
 188 default CONFIG_IOAPIC=1
 189
 190 ##
 191 ## Clean up the motherboard id strings
 192 ##
 193 default CONFIG_MAINBOARD_PART_NUMBER="tim5690"
 194 default CONFIG_MAINBOARD_VENDOR="technexion"
 195 default CONFIG_MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID=0x1022
 196 default CONFIG_MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID=0x3050
 197
 198
 199 ###
 200 ### coreboot layout values
 201 ###
 202
 203 ## CONFIG_ROM_IMAGE_SIZE is the amount of space to allow coreboot to occupy.
 204 default CONFIG_ROM_IMAGE_SIZE = 65536
 205
 206 ##
 207 ## Use a small 8K stack
 208 ##
 209 default CONFIG_STACK_SIZE=0x2000
 210
 211 ##
 212 ## Use a small 16K heap
 213 ##
 214 default CONFIG_HEAP_SIZE=0x4000
 215
 216 ##
 217 ## Only use the option table in a normal image
 218 ##
 219 #default CONFIG_USE_OPTION_TABLE = !CONFIG_USE_FALLBACK_IMAGE
 220 default CONFIG_USE_OPTION_TABLE = 0
 221
 222 ##
 223 ## coreboot C code runs at this location in RAM
 224 ##
 225 default CONFIG_RAMBASE=0x00004000
 226
 227 ##
 228 ## Load the payload from the ROM
 229 ##
 230 default CONFIG_ROM_PAYLOAD = 1
 231
 232 ###
 233 ### Defaults of options that you may want to override in the target config file
 234 ###
 235
 236 ##
 237 ## The default compiler
 238 ##
 239 default CC="$(CONFIG_CROSS_COMPILE)gcc -m32"
 240 default HOSTCC="gcc"
 241
 242 ##
 243 ## Disable the gdb stub by default
 244 ##
 245 default CONFIG_GDB_STUB=0
 246
 247
 248 default CONFIG_USE_PRINTK_IN_CAR=1
 249
 250 ##
 251 ## The Serial Console
 252 ##
 253
 254 # To Enable the Serial Console
 255 default CONFIG_CONSOLE_SERIAL8250=1
 256
 257 ## Select the serial console baud rate
 258 default CONFIG_TTYS0_BAUD=115200
 259 #default CONFIG_TTYS0_BAUD=57600
 260 #default CONFIG_TTYS0_BAUD=38400
 261 #default CONFIG_TTYS0_BAUD=19200
 262 #default CONFIG_TTYS0_BAUD=9600
 263 #default CONFIG_TTYS0_BAUD=4800
 264 #default CONFIG_TTYS0_BAUD=2400
 265 #default CONFIG_TTYS0_BAUD=1200
 266
 267 # Select the serial console base port
 268 default CONFIG_TTYS0_BASE=0x3f8
 269
 270 # Select the serial protocol
 271 # This defaults to 8 data bits, 1 stop bit, and no parity
 272 default CONFIG_TTYS0_LCS=0x3
 273
 274 ##
 275 ### Select the coreboot loglevel
 276 ##
 277 ## EMERG      1   system is unusable
 278 ## ALERT      2   action must be taken immediately
 279 ## CRIT       3   critical conditions
 280 ## ERR        4   error conditions
 281 ## WARNING    5   warning conditions
 282 ## NOTICE     6   normal but significant condition
 283 ## INFO       7   informational
 284 ## CONFIG_DEBUG      8   debug-level messages
 285 ## SPEW       9   Way too many details
 286
 287 ## Request this level of debugging output
 288 default  CONFIG_DEFAULT_CONSOLE_LOGLEVEL=8
 289 ## At a maximum only compile in this level of debugging
 290 default  CONFIG_MAXIMUM_CONSOLE_LOGLEVEL=8
 291
 292 ##
 293 ## Select power on after power fail setting
 294 default CONFIG_MAINBOARD_POWER_ON_AFTER_POWER_FAIL="MAINBOARD_POWER_ON"
 295
 296 default CONFIG_VIDEO_MB=1
 297 default CONFIG_GFXUMA=1
 298 default CONFIG_HAVE_MAINBOARD_RESOURCES=1
 299
 300 ### End Options.lb
 301 end