src/mainboard/supermicro/h8scm_fam10/mptable.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2010 Advanced Micro Devices, Inc.
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; version 2 of the License.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  18  */
  19
  20
  21 #include <console/console.h>
  22 #include <arch/smp/mpspec.h>
  23 #include <device/pci.h>
  24 #include <arch/io.h>
  25 #include <string.h>
  26 #include <stdint.h>
  27 #include <cpu/amd/amdfam10_sysconf.h>
  28
  29 extern u8 bus_sr5650[14];
  30 extern u8 bus_sp5100[2];
  31
  32 extern u32 apicid_sp5100;
  33
  34 extern u32 sbdn_sr5650;
  35 extern u32 sbdn_sp5100;
  36
  37
  38 static void *smp_write_config_table(void *v)
  39 {
  40         struct mp_config_table *mc;
  41         int bus_isa;
  42         u32 apicid_sr5650;
  43
  44         mc = (void *)(((char *)v) + SMP_FLOATING_TABLE_LEN);
  45
  46         mptable_init(mc, LOCAL_APIC_ADDR);
  47
  48         smp_write_processors(mc);
  49
  50         get_bus_conf();
  51
  52         apicid_sp5100 = 0x20;
  53         apicid_sr5650 = apicid_sp5100 + 1;
  54
  55         mptable_write_buses(mc, NULL, &bus_isa);
  56         /* I/O APICs:   APIC ID Version State   Address */
  57         {
  58                 device_t dev;
  59                 u32 dword;
  60                 u8 byte;
  61
  62                 dev = dev_find_slot(0, //bus_sp5100[0], TODO: why bus_sp5100[0] use same value of bus_sr5650[0] assigned by get_pci1234(), instead of 0.
  63                                   PCI_DEVFN(sbdn_sp5100 + 0x14, 0));
  64                 if (dev) {
  65                         dword = pci_read_config32(dev, 0x74) & 0xfffffff0;
  66                         smp_write_ioapic(mc, apicid_sp5100, 0x11, dword);
  67
  68                         /* Initialize interrupt mapping */
  69                         /* aza */
  70                         byte = pci_read_config8(dev, 0x63);
  71                         byte &= 0xf8;
  72                         byte |= 0;      /* 0: INTA, ...., 7: INTH */
  73                         pci_write_config8(dev, 0x63, byte);
  74
  75                         /* SATA */
  76                         dword = pci_read_config32(dev, 0xac);
  77                         dword &= ~(7 << 26);
  78                         dword |= 6 << 26;       /* 0: INTA, ...., 7: INTH */
  79                         /* dword |= 1<<22; PIC and APIC co exists */
  80                         pci_write_config32(dev, 0xac, dword);
  81
  82                         /*
  83                          * 00:12.0: PROG SATA : INT F
  84                          * 00:13.0: INTA USB_0
  85                          * 00:13.1: INTB USB_1
  86                          * 00:13.2: INTC USB_2
  87                          * 00:13.3: INTD USB_3
  88                          * 00:13.4: INTC USB_4
  89                          * 00:13.5: INTD USB2
  90                          * 00:14.1: INTA IDE
  91                          * 00:14.2: Prog HDA : INT E
  92                          * 00:14.5: INTB ACI
  93                          * 00:14.6: INTB MCI
  94                          */
  95                 }
  96                 dev = dev_find_slot(0, PCI_DEVFN(0, 0));
  97                 if (dev) {
  98                         pci_write_config32(dev, 0xF8, 0x1);
  99                         dword = pci_read_config32(dev, 0xFC) & 0xfffffff0;
 100                         smp_write_ioapic(mc, apicid_sp5100+1, 0x11, dword);
 101                 }
 102         }
 103
 104         /* I/O Ints:    Type    Polarity    Trigger     Bus ID   IRQ    APIC ID PIN# */
 105 #define IO_LOCAL_INT(type, intr, apicid, pin) \
 106         smp_write_lintsrc(mc, (type), MP_IRQ_TRIGGER_EDGE | MP_IRQ_POLARITY_HIGH, bus_isa, (intr), (apicid), (pin));
 107
 108         mptable_add_isa_interrupts(mc, bus_isa, apicid_sp5100, 0);
 109
 110         /* PCI interrupts are level triggered, and are
 111          * associated with a specific bus/device/function tuple.
 112          */
 113 #if CONFIG_GENERATE_ACPI_TABLES == 0
 114 #define PCI_INT(bus, dev, fn, pin) \
 115         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, (bus), (((dev)<<2)|(fn)), apicid_sp5100, (pin))
 116 #else
 117 #define PCI_INT(bus, dev, fn, pin)
 118 #endif
 119         /* usb */
 120         PCI_INT(0x0, 0x12, 0x0, 0x10); /* USB */
 121         PCI_INT(0x0, 0x12, 0x1, 0x11);
 122         PCI_INT(0x0, 0x13, 0x0, 0x12);
 123         PCI_INT(0x0, 0x13, 0x1, 0x13);
 124         //PCI_INT(0x0, 0x14, 0x0, 0x10);
 125
 126         /* sata */
 127         PCI_INT(0x0, 0x11, 0x0, 0x16);
 128
 129         /* HD Audio: b0:d20:f1:reg63 should be 0. */
 130         PCI_INT(0x0, 0x14, 0x2, 0x10);
 131
 132         /* on board NIC & Slot PCIE.  */
 133         /* configuration B doesnt need dev 5,6,7 */
 134         /*
 135          * PCI_INT(bus_sr5650[0x5], 0x0, 0x0, 0x11);
 136          * PCI_INT(bus_sr5650[0x6], 0x0, 0x0, 0x12);
 137          * PCI_INT(bus_sr5650[0x7], 0x0, 0x0, 0x13);
 138          */
 139         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, 0, (((2)<<2)|(0)), apicid_sp5100+1, 28); /* dev 2 */
 140         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, 0, (((4)<<2)|(0)), apicid_sp5100+1, 28); /* dev 4 */
 141         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, 0, (((12)<<2)|(0)), apicid_sp5100+1, 30); /* dev 11 */
 142         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, 0, (((12)<<2)|(0)), apicid_sp5100+1, 30); /* dev 12 */
 143
 144         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_sr5650[2], (((0)<<2)|(0)), apicid_sp5100+1, 0); /* card behind dev2 */
 145         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_sr5650[4], (((0)<<2)|(0)), apicid_sp5100+1, 20);
 146         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_sr5650[4], (((0)<<2)|(1)), apicid_sp5100+1, 21); /* NIC */
 147         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_sr5650[11], (((0)<<2)|(0)), apicid_sp5100+1, 8);
 148         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_sr5650[11], (((0)<<2)|(1)), apicid_sp5100+1, 9); /* card behind dev11 */
 149         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_sr5650[12], (((0)<<2)|(0)), apicid_sp5100+1, 12);
 150         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_sr5650[12], (((0)<<2)|(1)), apicid_sp5100+1, 13); /* card behind dev12 */
 151
 152         /* PCI slots */
 153         /* PCI_SLOT 0. */
 154         PCI_INT(bus_sp5100[1], 0x5, 0x0, 0x14);
 155         PCI_INT(bus_sp5100[1], 0x5, 0x1, 0x15);
 156         PCI_INT(bus_sp5100[1], 0x5, 0x2, 0x16);
 157         PCI_INT(bus_sp5100[1], 0x5, 0x3, 0x17);
 158
 159         /* PCI_SLOT 1. */
 160         PCI_INT(bus_sp5100[1], 0x6, 0x0, 0x15);
 161         PCI_INT(bus_sp5100[1], 0x6, 0x1, 0x16);
 162         PCI_INT(bus_sp5100[1], 0x6, 0x2, 0x17);
 163         PCI_INT(bus_sp5100[1], 0x6, 0x3, 0x14);
 164
 165         /* PCI_SLOT 2. */
 166         PCI_INT(bus_sp5100[1], 0x7, 0x0, 0x16);
 167         PCI_INT(bus_sp5100[1], 0x7, 0x1, 0x17);
 168         PCI_INT(bus_sp5100[1], 0x7, 0x2, 0x14);
 169         PCI_INT(bus_sp5100[1], 0x7, 0x3, 0x15);
 170
 171         /*Local Ints:   Type    Polarity    Trigger     Bus ID   IRQ    APIC ID PIN# */
 172         IO_LOCAL_INT(mp_ExtINT, 0x0, MP_APIC_ALL, 0x0);
 173         IO_LOCAL_INT(mp_NMI, 0x0, MP_APIC_ALL, 0x1);
 174         /* There is no extension information... */
 175
 176         /* Compute the checksums */
 177         return mptable_finalize(mc);
 178 }
 179
 180 unsigned long write_smp_table(unsigned long addr)
 181 {
 182         void *v;
 183         v = smp_write_floating_table(addr, 0);
 184         return (unsigned long)smp_write_config_table(v);
 185 }