src/mainboard/supermicro/h8qme_fam10/mptable.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2007 AMD
   5  * Written by Yinghai Lu <yinghailu@amd.com> for AMD.
   6  *
   7  * This program is free software; you can redistribute it and/or modify
   8  * it under the terms of the GNU General Public License as published by
   9  * the Free Software Foundation; either version 2 of the License, or
  10  * (at your option) any later version.
  11  *
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15  * GNU General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program; if not, write to the Free Software
  19  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  20  */
  21
  22 #include <console/console.h>
  23 #include <arch/smp/mpspec.h>
  24 #include <device/pci.h>
  25 #include <string.h>
  26 #include <stdint.h>
  27 #include <cpu/amd/amdfam10_sysconf.h>
  28 #include "mb_sysconf.h"
  29
  30 extern unsigned sbdn3;
  31
  32 static void *smp_write_config_table(void *v)
  33 {
  34         struct mp_config_table *mc;
  35         struct mb_sysconf_t *m;
  36         unsigned sbdn;
  37         int i, j, bus_isa;
  38
  39         mc = (void *)(((char *)v) + SMP_FLOATING_TABLE_LEN);
  40
  41         mptable_init(mc, LAPIC_ADDR);
  42
  43         smp_write_processors(mc);
  44
  45         get_bus_conf();
  46         sbdn = sysconf.sbdn;
  47         m = sysconf.mb;
  48
  49         mptable_write_buses(mc, NULL, &bus_isa);
  50
  51 /*I/O APICs:    APIC ID Version State           Address*/
  52         {
  53                 device_t dev;
  54                 struct resource *res;
  55                 uint32_t dword;
  56
  57                 dev = dev_find_slot(m->bus_mcp55[0], PCI_DEVFN(sbdn+ 0x1,0));
  58                 if (dev) {
  59                         res = find_resource(dev, PCI_BASE_ADDRESS_1);
  60                         if (res) {
  61                                 smp_write_ioapic(mc, m->apicid_mcp55, 0x11, res->base);
  62                         }
  63
  64                         dword = 0x00000ab5;
  65                         pci_write_config32(dev, 0x7c, dword);
  66
  67                         dword = 0x5ab0a500;
  68                         pci_write_config32(dev, 0x80, dword);
  69
  70                         dword = 0xa000000b;
  71                         pci_write_config32(dev, 0x84, dword);
  72
  73                 }
  74
  75
  76         }
  77
  78         mptable_add_isa_interrupts(mc, bus_isa, m->apicid_mcp55, 0);
  79
  80                    /*I/O Ints:  Type    Polarity    Trigger                     Bus ID   IRQ    APIC ID PIN# */
  81         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[0], ((sbdn+1)<<2)|1, m->apicid_mcp55, 0x5);  /*  5 SMBus, OK */
  82         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[0], ((sbdn+2)<<2)|0, m->apicid_mcp55, 0xb); /* 11 USB, OK */
  83         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[0], ((sbdn+2)<<2)|1, m->apicid_mcp55, 0xa); /* 10 USB, OK */
  84         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[0], ((sbdn+5)<<2)|0, m->apicid_mcp55, 0x5); /*  5  IDE, OK*/
  85         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[0], ((sbdn+5)<<2)|1, m->apicid_mcp55, 0xa); /* 10 IDE, OK*/
  86         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[0], ((sbdn+5)<<2)|2, m->apicid_mcp55, 0xa); /* 10 IDE, OK*/
  87         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[0], ((sbdn+6)<<2)|1, m->apicid_mcp55, 0xa); /* 10 VGA, OK*/
  88
  89         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_8132_2, ((3)<<2)|0, m->apicid_mcp55, 0x5); /* 5  eth0, OK*/
  90         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_8132_2, ((3)<<2)|1, m->apicid_mcp55, 0xb); /* 11 eth1, OK*/
  91
  92         for(j=7;j>=2; j--) {
  93                 if(!m->bus_mcp55[j]) continue;
  94                 for(i=0;i<4;i++) {
  95                         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[j], (0x00<<2)|i, m->apicid_mcp55, 0x10 + (2+j+i+4-sbdn%4)%4);
  96                 }
  97         }
  98
  99         for(j=0; j<1; j++)
 100                 for(i=0;i<4;i++) {
 101                         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[1], ((0x04+j)<<2)|i, m->apicid_mcp55, 0x10 + (2+i+j)%4);
 102                 }
 103
 104 /*Local Ints:   Type    Polarity    Trigger     Bus ID   IRQ    APIC ID PIN#*/
 105         mptable_lintsrc(mc, bus_isa);
 106         /* There is no extension information... */
 107
 108         /* Compute the checksums */
 109         return mptable_finalize(mc);
 110 }
 111
 112 unsigned long write_smp_table(unsigned long addr)
 113 {
 114         void *v;
 115         v = smp_write_floating_table(addr, 0);
 116         return (unsigned long)smp_write_config_table(v);
 117 }