src/mainboard/supermicro/h8dmr_fam10/Options.lb

   1 ##
   2 ## This file is part of the coreboot project.
   3 ##
   4 ## Copyright (C) 2007 AMD
   5 ## Written by Yinghai Lu <yinghailu@amd.com> for AMD.
   6 ##
   7 ## This program is free software; you can redistribute it and/or modify
   8 ## it under the terms of the GNU General Public License as published by
   9 ## the Free Software Foundation; either version 2 of the License, or
  10 ## (at your option) any later version.
  11 ##
  12 ## This program is distributed in the hope that it will be useful,
  13 ## but WITHOUT ANY WARRANTY; without even the implied warranty of
  14 ## MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15 ## GNU General Public License for more details.
  16 ##
  17 ## You should have received a copy of the GNU General Public License
  18 ## along with this program; if not, write to the Free Software
  19 ## Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  20 ##
  21
  22 uses CONFIG_GENERATE_MP_TABLE
  23 uses CONFIG_GENERATE_PIRQ_TABLE
  24 uses CONFIG_GENERATE_ACPI_TABLES
  25 uses CONFIG_HAVE_ACPI_RESUME
  26 uses CONFIG_ACPI_SSDTX_NUM
  27 uses CONFIG_USE_FALLBACK_IMAGE
  28 uses CONFIG_USE_FAILOVER_IMAGE
  29 uses CONFIG_HAVE_FALLBACK_BOOT
  30 uses CONFIG_HAVE_FAILOVER_BOOT
  31 uses CONFIG_HAVE_HARD_RESET
  32 uses CONFIG_IRQ_SLOT_COUNT
  33 uses CONFIG_HAVE_OPTION_TABLE
  34 uses CONFIG_MAX_CPUS
  35 uses CONFIG_MAX_PHYSICAL_CPUS
  36 uses CONFIG_LOGICAL_CPUS
  37 uses CONFIG_IOAPIC
  38 uses CONFIG_SMP
  39 uses CONFIG_FALLBACK_SIZE
  40 uses CONFIG_FAILOVER_SIZE
  41 uses CONFIG_ROM_SIZE
  42 uses CONFIG_ROM_SECTION_SIZE
  43 uses CONFIG_ROM_IMAGE_SIZE
  44 uses CONFIG_ROM_SECTION_SIZE
  45 uses CONFIG_ROM_SECTION_OFFSET
  46 uses CONFIG_ROM_PAYLOAD
  47 uses CONFIG_COMPRESSED_PAYLOAD_NRV2B
  48 uses CONFIG_COMPRESSED_PAYLOAD_LZMA
  49 uses CONFIG_ROMBASE
  50 uses CONFIG_XIP_ROM_SIZE
  51 uses CONFIG_XIP_ROM_BASE
  52 uses CONFIG_STACK_SIZE
  53 uses CONFIG_HEAP_SIZE
  54 uses CONFIG_USE_OPTION_TABLE
  55 uses CONFIG_LB_CKS_RANGE_START
  56 uses CONFIG_LB_CKS_RANGE_END
  57 uses CONFIG_LB_CKS_LOC
  58 uses CONFIG_MAINBOARD_PART_NUMBER
  59 uses CONFIG_MAINBOARD_VENDOR
  60 uses CONFIG_MAINBOARD
  61 uses CONFIG_MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID
  62 uses CONFIG_MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID
  63 uses COREBOOT_EXTRA_VERSION
  64 uses CONFIG_RAMBASE
  65 uses CONFIG_TTYS0_BAUD
  66 uses CONFIG_TTYS0_BASE
  67 uses CONFIG_TTYS0_LCS
  68 uses CONFIG_DEFAULT_CONSOLE_LOGLEVEL
  69 uses CONFIG_MAXIMUM_CONSOLE_LOGLEVEL
  70 uses CONFIG_MAINBOARD_POWER_ON_AFTER_POWER_FAIL
  71 uses CONFIG_CONSOLE_SERIAL8250
  72 uses CONFIG_HAVE_INIT_TIMER
  73 uses CONFIG_GDB_STUB
  74 uses CONFIG_CROSS_COMPILE
  75 uses CC
  76 uses HOSTCC
  77 uses CONFIG_OBJCOPY
  78 uses CONFIG_CONSOLE_VGA
  79 uses CONFIG_PCI_ROM_RUN
  80 uses CONFIG_HW_MEM_HOLE_SIZEK
  81 uses CONFIG_HW_MEM_HOLE_SIZE_AUTO_INC
  82
  83 uses CONFIG_HT_CHAIN_UNITID_BASE
  84 uses CONFIG_HT_CHAIN_END_UNITID_BASE
  85 uses CONFIG_SB_HT_CHAIN_ON_BUS0
  86 uses CONFIG_SB_HT_CHAIN_UNITID_OFFSET_ONLY
  87
  88 uses CONFIG_USE_DCACHE_RAM
  89 uses CONFIG_DCACHE_RAM_BASE
  90 uses CONFIG_DCACHE_RAM_SIZE
  91 uses CONFIG_DCACHE_RAM_GLOBAL_VAR_SIZE
  92 uses CONFIG_USE_INIT
  93
  94 uses CONFIG_SERIAL_CPU_INIT
  95
  96 uses CONFIG_ENABLE_APIC_EXT_ID
  97 uses CONFIG_APIC_ID_OFFSET
  98 uses CONFIG_LIFT_BSP_APIC_ID
  99
 100 uses CONFIG_PCI_64BIT_PREF_MEM
 101
 102 uses CONFIG_RAMTOP
 103
 104 uses CONFIG_UNCOMPRESSED
 105
 106 uses CONFIG_PCI_BUS_SEGN_BITS
 107
 108 uses CONFIG_AP_CODE_IN_CAR
 109
 110 uses CONFIG_MEM_TRAIN_SEQ
 111
 112 uses CONFIG_WAIT_BEFORE_CPUS_INIT
 113
 114 uses CONFIG_AMDMCT
 115
 116 uses CONFIG_USE_PRINTK_IN_CAR
 117 uses CONFIG_CAR_FAM10
 118 uses CONFIG_AMD_UCODE_PATCH_FILE
 119
 120 ###
 121 ### Build options
 122 ###
 123
 124 ##
 125 ## CONFIG_ROM_SIZE is the size of boot ROM that this board will use.
 126 ##
 127 default CONFIG_ROM_SIZE=1024*1024
 128
 129 ##
 130 ## CONFIG_FALLBACK_SIZE is the amount of the ROM the ROM part of the fallback image will use
 131 default CONFIG_FALLBACK_SIZE=CONFIG_ROM_IMAGE_SIZE
 132 default CONFIG_FAILOVER_SIZE=0x02000
 133
 134 #more 1M for pgtbl
 135 default CONFIG_RAMTOP=16384*1024
 136
 137 ##
 138 ## Build code for the fallback boot
 139 ##
 140 default CONFIG_HAVE_FALLBACK_BOOT=1
 141 default CONFIG_HAVE_FAILOVER_BOOT=1
 142
 143 ##
 144 ## Build code to reset the motherboard from coreboot
 145 ##
 146 default CONFIG_HAVE_HARD_RESET=1
 147
 148 ##
 149 ## Build code to export a programmable irq routing table
 150 ##
 151 default CONFIG_GENERATE_PIRQ_TABLE=1
 152 default CONFIG_IRQ_SLOT_COUNT=11
 153
 154 ##
 155 ## Build code to export an x86 MP table
 156 ## Useful for specifying IRQ routing values
 157 ##
 158 default CONFIG_GENERATE_MP_TABLE=1
 159
 160 ## ACPI tables will be included
 161 default CONFIG_GENERATE_ACPI_TABLES=0
 162
 163 ##
 164 ## Build code to export a CMOS option table
 165 ##
 166 default CONFIG_HAVE_OPTION_TABLE=1
 167
 168 ##
 169 ## Move the default coreboot cmos range off of AMD RTC registers
 170 ##
 171 default CONFIG_LB_CKS_RANGE_START=49
 172 default CONFIG_LB_CKS_RANGE_END=122
 173 default CONFIG_LB_CKS_LOC=123
 174
 175 ##
 176 ## Build code for SMP support
 177 ## Only worry about 2 micro processors
 178 ##
 179 default CONFIG_SMP=1
 180 default CONFIG_MAX_PHYSICAL_CPUS=2
 181 default CONFIG_MAX_CPUS=4 * CONFIG_MAX_PHYSICAL_CPUS
 182 default CONFIG_LOGICAL_CPUS=1
 183
 184 default CONFIG_SERIAL_CPU_INIT=0
 185
 186 default CONFIG_ENABLE_APIC_EXT_ID=1
 187 default CONFIG_APIC_ID_OFFSET=0x00
 188 default CONFIG_LIFT_BSP_APIC_ID=1
 189
 190 #memory hole size, 0 mean disable, others will enable the hole, at that case if it is small than mmio_basek, it will use mmio_basek instead.
 191 #2G
 192 #default CONFIG_HW_MEM_HOLE_SIZEK=0x200000
 193 #1G
 194 default CONFIG_HW_MEM_HOLE_SIZEK=0x100000
 195 #512M
 196 #default CONFIG_HW_MEM_HOLE_SIZEK=0x80000
 197
 198 #make auto increase hole size to avoid hole_startk equal to basek so as to make some kernel happy
 199 #default CONFIG_HW_MEM_HOLE_SIZE_AUTO_INC=1
 200
 201 #VGA Console
 202 default CONFIG_CONSOLE_VGA=1
 203 default CONFIG_PCI_ROM_RUN=1
 204
 205 #HT Unit ID offset, default is 1, the typical one, 0 mean only one HT device
 206 default CONFIG_HT_CHAIN_UNITID_BASE=1
 207
 208 #real SB Unit ID, default is 0x20, mean dont touch it at last
 209 #default CONFIG_HT_CHAIN_END_UNITID_BASE=0x6
 210
 211 #make the SB HT chain on bus 0, default is not (0)
 212 default CONFIG_SB_HT_CHAIN_ON_BUS0=2
 213
 214 #only offset for SB chain?, default is yes(1)
 215 default CONFIG_SB_HT_CHAIN_UNITID_OFFSET_ONLY=0
 216
 217 #allow capable device use that above 4G
 218 #default CONFIG_PCI_64BIT_PREF_MEM=1
 219
 220 ##
 221 ## enable CACHE_AS_RAM specifics
 222 ##
 223 default CONFIG_USE_DCACHE_RAM=1
 224 default CONFIG_DCACHE_RAM_BASE=0xc4000
 225 default CONFIG_DCACHE_RAM_SIZE=0x0c000
 226 default CONFIG_DCACHE_RAM_GLOBAL_VAR_SIZE=0x04000
 227 default CONFIG_USE_INIT=0
 228
 229 default CONFIG_MEM_TRAIN_SEQ=2
 230 default CONFIG_WAIT_BEFORE_CPUS_INIT=0
 231 default CONFIG_AMDMCT = 1
 232
 233 ##
 234 ## Build code to setup a generic IOAPIC
 235 ##
 236 default CONFIG_IOAPIC=1
 237
 238 ##
 239 ## Clean up the motherboard id strings
 240 ##
 241 default CONFIG_MAINBOARD_PART_NUMBER="h8dmr (Fam10)"
 242 default CONFIG_MAINBOARD_VENDOR="Supermicro"
 243 default CONFIG_MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID=0x15d9
 244 default CONFIG_MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID=0x1511
 245
 246 ##
 247 ## Set microcode patch file name
 248 ##
 249 ##      Barcelona rev Ax:  "mc_patch_01000020.h"
 250 ##      Barcelona rev B0, B1, BA: "mc_patch_01000084.h"
 251 ##      Barcelona rev B2, B3: "mc_patch_01000083.h"
 252 ##                      Shanghai rev RB-C2: "mc_patch_01000086.h"
 253 ##                      Shanghai rev DA-C2: "mc_patch_0100009f.h"
 254 ##
 255 #default CONFIG_AMD_UCODE_PATCH_FILE="mc_patch_01000086.h"
 256 default CONFIG_AMD_UCODE_PATCH_FILE="mc_patch_0100009f.h"
 257
 258 ###
 259 ### coreboot layout values
 260 ###
 261
 262 ## CONFIG_ROM_IMAGE_SIZE is the amount of space to allow coreboot to occupy.
 263 default CONFIG_ROM_IMAGE_SIZE = 0x1e000
 264
 265 ##
 266 ## Use a 32K stack
 267 ##
 268 default CONFIG_STACK_SIZE=0x8000
 269
 270 ##
 271 ## Use a 48K heap
 272 ##
 273 default CONFIG_HEAP_SIZE=0xc0000
 274
 275 ##
 276 ## Only use the option table in a normal image
 277 ##
 278 default CONFIG_USE_OPTION_TABLE = (!CONFIG_USE_FALLBACK_IMAGE) && (!CONFIG_USE_FAILOVER_IMAGE )
 279
 280 ##
 281 ## Coreboot C code runs at this location in RAM
 282 ##
 283 default CONFIG_RAMBASE=0x00200000
 284
 285 ##
 286 ## Load the payload from the ROM
 287 ##
 288 default CONFIG_ROM_PAYLOAD = 1
 289
 290 #default CONFIG_COMPRESSED_PAYLOAD = 1
 291
 292 # CBFS will take care of payload compression
 293 default CONFIG_UNCOMPRESSED = 1
 294
 295 ###
 296 ### Defaults of options that you may want to override in the target config file
 297 ###
 298
 299 ##
 300 ## The default compiler
 301 ##
 302 default CC="$(CONFIG_CROSS_COMPILE)gcc -m32"
 303 default HOSTCC="gcc"
 304
 305 ##
 306 ## Disable the gdb stub by default
 307 ##
 308 default CONFIG_GDB_STUB=0
 309
 310 ##
 311 ## The Serial Console
 312 ##
 313 default CONFIG_USE_PRINTK_IN_CAR=1
 314
 315 # To Enable the Serial Console
 316 default CONFIG_CONSOLE_SERIAL8250=1
 317
 318 ## Select the serial console baud rate
 319 default CONFIG_TTYS0_BAUD=115200
 320 #default CONFIG_TTYS0_BAUD=57600
 321 #default CONFIG_TTYS0_BAUD=38400
 322 #default CONFIG_TTYS0_BAUD=19200
 323 #default CONFIG_TTYS0_BAUD=9600
 324 #default CONFIG_TTYS0_BAUD=4800
 325 #default CONFIG_TTYS0_BAUD=2400
 326 #default CONFIG_TTYS0_BAUD=1200
 327
 328 # Select the serial console base port
 329 default CONFIG_TTYS0_BASE=0x3f8
 330
 331 # Select the serial protocol
 332 # This defaults to 8 data bits, 1 stop bit, and no parity
 333 default CONFIG_TTYS0_LCS=0x3
 334
 335 ##
 336 ### Select the coreboot loglevel
 337 ##
 338 ## EMERG      1   system is unusable
 339 ## ALERT      2   action must be taken immediately
 340 ## CRIT       3   critical conditions
 341 ## ERR        4   error conditions
 342 ## WARNING    5   warning conditions
 343 ## NOTICE     6   normal but significant condition
 344 ## INFO       7   informational
 345 ## DEBUG      8   debug-level messages
 346 ## SPEW       9   Way too many details
 347
 348 ## Request this level of debugging output
 349 default  CONFIG_DEFAULT_CONSOLE_LOGLEVEL=8
 350 ## At a maximum only compile in this level of debugging
 351 default  CONFIG_MAXIMUM_CONSOLE_LOGLEVEL=9
 352
 353 ##
 354 ## Select power on after power fail setting
 355 default CONFIG_MAINBOARD_POWER_ON_AFTER_POWER_FAIL="MAINBOARD_POWER_ON"
 356
 357 default CONFIG_USE_FAILOVER_IMAGE=0
 358 default CONFIG_USE_FALLBACK_IMAGE=0
 359 default CONFIG_XIP_ROM_SIZE=CONFIG_FAILOVER_SIZE
 360 ### End Options.lb
 361 end