src/mainboard/supermicro/h8dme/ap_romstage.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2007 AMD
   5  * Written by Yinghai Lu <yinghailu@amd.com> for AMD.
   6  *
   7  * This program is free software; you can redistribute it and/or modify
   8  * it under the terms of the GNU General Public License as published by
   9  * the Free Software Foundation; either version 2 of the License, or
  10  * (at your option) any later version.
  11  *
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15  * GNU General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program; if not, write to the Free Software
  19  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  20  */
  21
  22 #define ASSEMBLY 1
  23 #define __PRE_RAM__
  24
  25 #define RAMINIT_SYSINFO 1
  26 #define CACHE_AS_RAM_ADDRESS_DEBUG 0
  27
  28 #define SET_NB_CFG_54 1
  29
  30 //used by raminit
  31 #define QRANK_DIMM_SUPPORT 1
  32
  33 #define K8_REV_F_SUPPORT_F0_F1_WORKAROUND 0
  34
  35 #include <stdint.h>
  36 #include <device/pci_def.h>
  37 #include <device/pci_ids.h>
  38 #include <arch/io.h>
  39 #include <device/pnp_def.h>
  40 #include <arch/romcc_io.h>
  41 #include <cpu/x86/lapic.h>
  42 #include "option_table.h"
  43 #include "pc80/mc146818rtc_early.c"
  44 #include "pc80/serial.c"
  45
  46 #include "console/console.c"
  47 #include "lib/uart8250.c"
  48 #include "console/vtxprintf.c"
  49 #include "./arch/i386/lib/printk_init.c"
  50
  51 #include <cpu/amd/model_fxx_rev.h>
  52 #include "northbridge/amd/amdk8/raminit.h"
  53 #include "cpu/amd/model_fxx/apic_timer.c"
  54
  55 #include "lib/delay.c"
  56
  57 //#include "cpu/x86/lapic/boot_cpu.c"
  58 #include "northbridge/amd/amdk8/reset_test.c"
  59
  60 #include "northbridge/amd/amdk8/debug.c"
  61
  62 #include "southbridge/nvidia/mcp55/mcp55_early_ctrl.c"
  63
  64 #include "northbridge/amd/amdk8/amdk8_f.h"
  65
  66 #include "cpu/x86/mtrr.h"
  67 #include "cpu/amd/mtrr.h"
  68 #include "cpu/x86/tsc.h"
  69
  70 #include "northbridge/amd/amdk8/amdk8_f_pci.c"
  71 #include "northbridge/amd/amdk8/raminit_f_dqs.c"
  72
  73 static inline unsigned get_nodes(void)
  74 {
  75         return ((pci_read_config32(PCI_DEV(0, 0x18, 0), 0x60)>>4) & 7) + 1;
  76 }
  77
  78 #include "cpu/amd/dualcore/dualcore.c"
  79
  80 void hardwaremain(int ret_addr)
  81 {
  82         struct sys_info *sysinfo = (CONFIG_DCACHE_RAM_BASE + CONFIG_DCACHE_RAM_SIZE - CONFIG_DCACHE_RAM_GLOBAL_VAR_SIZE); // in CACHE
  83         struct sys_info *sysinfox = ((CONFIG_RAMTOP) - CONFIG_DCACHE_RAM_GLOBAL_VAR_SIZE); // in RAM
  84
  85         struct node_core_id id;
  86
  87         id = get_node_core_id_x();
  88
  89         print_debug("CODE IN CACHE ON NODE:"); print_debug_hex8(id.nodeid); print_debug("\n");
  90
  91         train_ram(id.nodeid, sysinfo, sysinfox);
  92
  93         /*
  94                 go back, but can not use stack any more, because we only keep ret_addr and can not restore esp, and ebp
  95         */
  96
  97         __asm__ volatile (
  98                 "movl  %0, %%edi\n\t"
  99                 "jmp     *%%edi\n\t"
 100                 :: "a"(ret_addr)
 101         );
 102
 103
 104
 105 }
 106
 107 #include <arch/registers.h>
 108
 109 void x86_exception(struct eregs *info)
 110 {
 111         do {
 112                 hlt();
 113         } while(1);
 114 }
 115
 116