src/mainboard/sunw/ultra40/mptable.c

   1 #include <console/console.h>
   2 #include <arch/smp/mpspec.h>
   3 #include <device/pci.h>
   4 #include <string.h>
   5 #include <stdint.h>
   6 #include <cpu/amd/amdk8_sysconf.h>
   7
   8 extern  unsigned char bus_isa;
   9 extern  unsigned char bus_ck804_0; //1
  10 extern  unsigned char bus_ck804_1; //2
  11 extern  unsigned char bus_ck804_2; //3
  12 extern  unsigned char bus_ck804_3; //4
  13 extern  unsigned char bus_ck804_4; //5
  14 extern  unsigned char bus_ck804_5; //6
  15 extern  unsigned char bus_8131_0;  //7
  16 extern  unsigned char bus_8131_1;  //8
  17 extern  unsigned char bus_8131_2;  //9
  18 extern  unsigned char bus_ck804b_0;//a
  19 extern  unsigned char bus_ck804b_1;//b
  20 extern  unsigned char bus_ck804b_2;//c
  21 extern  unsigned char bus_ck804b_3;//d
  22 extern  unsigned char bus_ck804b_4;//e
  23 extern  unsigned char bus_ck804b_5;//f
  24 extern  unsigned apicid_ck804;
  25 extern  unsigned apicid_8131_1;
  26 extern  unsigned apicid_8131_2;
  27 extern  unsigned apicid_ck804b;
  28
  29 extern unsigned pci1234[];
  30
  31 extern  unsigned sbdn;
  32 extern  unsigned hcdn[];
  33 extern  unsigned sbdn3;
  34 extern  unsigned sbdnb;
  35
  36 static void *smp_write_config_table(void *v)
  37 {
  38         static const char sig[4] = "PCMP";
  39         static const char oem[8] = "COREBOOT";
  40         static const char productid[12] = "ultra40     ";
  41         struct mp_config_table *mc;
  42
  43         unsigned char bus_num;
  44         int i;
  45
  46         mc = (void *)(((char *)v) + SMP_FLOATING_TABLE_LEN);
  47         memset(mc, 0, sizeof(*mc));
  48
  49         memcpy(mc->mpc_signature, sig, sizeof(sig));
  50         mc->mpc_length = sizeof(*mc); /* initially just the header */
  51         mc->mpc_spec = 0x04;
  52         mc->mpc_checksum = 0; /* not yet computed */
  53         memcpy(mc->mpc_oem, oem, sizeof(oem));
  54         memcpy(mc->mpc_productid, productid, sizeof(productid));
  55         mc->mpc_oemptr = 0;
  56         mc->mpc_oemsize = 0;
  57         mc->mpc_entry_count = 0; /* No entries yet... */
  58         mc->mpc_lapic = LAPIC_ADDR;
  59         mc->mpe_length = 0;
  60         mc->mpe_checksum = 0;
  61         mc->reserved = 0;
  62
  63         smp_write_processors(mc);
  64
  65         get_bus_conf();
  66
  67 /*Bus:          Bus ID  Type*/
  68        /* define bus and isa numbers */
  69         for(bus_num = 0; bus_num < bus_isa; bus_num++) {
  70                 smp_write_bus(mc, bus_num, "PCI   ");
  71         }
  72         smp_write_bus(mc, bus_isa, "ISA   ");
  73
  74 /*I/O APICs:    APIC ID Version State           Address*/
  75         {
  76                 device_t dev;
  77                 struct resource *res;
  78                 uint32_t dword;
  79
  80                 dev = dev_find_slot(bus_ck804_0, PCI_DEVFN(sbdn+ 0x1,0));
  81                 if (dev) {
  82                         res = find_resource(dev, PCI_BASE_ADDRESS_1);
  83                         if (res) {
  84                                 smp_write_ioapic(mc, apicid_ck804, 0x11, res->base);
  85                         }
  86
  87         /* Initialize interrupt mapping*/
  88
  89                         dword = 0x0120d218;
  90                         pci_write_config32(dev, 0x7c, dword);
  91
  92                         dword = 0x12008a00;
  93                         pci_write_config32(dev, 0x80, dword);
  94
  95                         dword = 0x00080d7d;
  96                         pci_write_config32(dev, 0x84, dword);
  97
  98                 }
  99
 100                 dev = dev_find_slot(bus_8131_0, PCI_DEVFN(sbdn3,1));
 101                 if (dev) {
 102                         res = find_resource(dev, PCI_BASE_ADDRESS_0);
 103                         if (res) {
 104                                 smp_write_ioapic(mc, apicid_8131_1, 0x11, res->base);
 105                         }
 106                 }
 107                 dev = dev_find_slot(bus_8131_0, PCI_DEVFN(sbdn3+1,1));
 108                 if (dev) {
 109                         res = find_resource(dev, PCI_BASE_ADDRESS_0);
 110                         if (res) {
 111                                 smp_write_ioapic(mc, apicid_8131_2, 0x11, res->base);
 112                         }
 113                 }
 114
 115             if(pci1234[2] & 0xf) {
 116                 dev = dev_find_slot(bus_ck804b_0, PCI_DEVFN(sbdnb + 0x1,0));
 117                 if (dev) {
 118                         res = find_resource(dev, PCI_BASE_ADDRESS_1);
 119                         if (res) {
 120                                 smp_write_ioapic(mc, apicid_ck804b, 0x11, res->base);
 121                         }
 122
 123                         dword = 0x0000d218;
 124                         pci_write_config32(dev, 0x7c, dword);
 125
 126                         dword = 0x00000000;
 127                         pci_write_config32(dev, 0x80, dword);
 128
 129                         dword = 0x00000d00;
 130                         pci_write_config32(dev, 0x84, dword);
 131
 132                 }
 133             }
 134
 135         }
 136
 137 /*I/O Ints:     Type    Polarity    Trigger     Bus ID   IRQ    APIC ID PIN#
 138 */      smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0x0, apicid_ck804, 0x0);
 139         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  bus_isa, 0x1, apicid_ck804, 0x1);
 140         smp_write_intsrc(mc, mp_ExtINT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  bus_isa, 0x0, apicid_ck804, 0x2);
 141         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  bus_isa, 0x3, apicid_ck804, 0x3);
 142         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  bus_isa, 0x4, apicid_ck804, 0x4);
 143         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  bus_isa, 0x6, apicid_ck804, 0x6);
 144         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  bus_isa, 0x7, apicid_ck804, 0x7);
 145         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  bus_isa, 0x8, apicid_ck804, 0x8);
 146         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  bus_isa, 0xc, apicid_ck804, 0xc);
 147         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  bus_isa, 0xd, apicid_ck804, 0xd);
 148         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  bus_isa, 0xe, apicid_ck804, 0xe);
 149         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH,  bus_isa, 0xf, apicid_ck804, 0xf);
 150
 151 // Onboard ck804 smbus
 152         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_ck804_0, ((sbdn+1)<<2)|1, apicid_ck804, 0xa);
 153 // 10
 154
 155 // Onboard ck804 USB 1.1
 156         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_ck804_0, ((sbdn+2)<<2)|0, apicid_ck804, 0x15); // 21
 157
 158 // Onboard ck804 USB 2
 159         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_ck804_0, ((sbdn+2)<<2)|1, apicid_ck804, 0x14); // 20
 160
 161 // Onboard ck804 Audio
 162         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_ck804_0, ((sbdn+4)<<2)|0, apicid_ck804, 0x14); // 20
 163
 164 // Onboard ck804 SATA 0
 165         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_ck804_0, ((sbdn +7)<<2)|0, apicid_ck804, 0x17); // 23
 166
 167 // Onboard ck804 SATA 1
 168         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_ck804_0, ((sbdn +8)<<2)|0, apicid_ck804, 0x16); // 22
 169
 170 // Onboard ck804 NIC
 171         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_ck804_0, ((sbdn +0x0a)<<2)|0, apicid_ck804, 0x15); // 21
 172
 173 //Slot 1 PCIE x16
 174         for(i=0;i<4;i++) {
 175                 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_ck804_5, (0x00<<2)|i, apicid_ck804, 0x10 + (2+i+4-sbdn%4)%4);
 176         }
 177
 178 //Onboard Firewire
 179         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_ck804_1, (0x05<<2)|0, apicid_ck804, 0x13); // 19
 180
 181 //Slot 2 PCI 32
 182         for(i=0;i<4;i++) {
 183                 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_ck804_1, (0x04<<2)|i, apicid_ck804, 0x10 + (0+i)%4);
 184         }
 185
 186         if(pci1234[2] & 0xf) {
 187 //Onboard ck804b NIC
 188         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_ck804b_0, ((sbdnb+0x0a)<<2)|0, apicid_ck804b, 0x15);//24+4+4+21=53
 189
 190 //Slot 3 PCIE x16
 191         for(i=0;i<4;i++) {
 192                 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_ck804b_5, (0x00<<2)|i, apicid_ck804b, 0x10 + (2+i+4-sbdnb%4)%4);
 193         }
 194         }
 195
 196 //Channel B of 8131
 197
 198 //Slot 4 PCI-X 100/66
 199         for(i=0;i<4;i++) {
 200                 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (4<<2)|i, apicid_8131_2, (0+i)%4);
 201         }
 202
 203 //Slot 5 PCIX 100/66
 204         for(i=0;i<4;i++) {
 205                 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (9<<2)|i, apicid_8131_2, (1+i)%4); // 29
 206         }
 207
 208 //OnBoard LSI SCSI
 209         for(i=0;i<2;i++) {
 210                 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_2, (6<<2)|i, apicid_8131_2, (2+i)%4); //30
 211         }
 212
 213 //Channel A of 8131
 214
 215 //Slot 6 PCIX 133/100/66
 216         for(i=0;i<4;i++) {
 217                 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, bus_8131_1, (4<<2)|i, apicid_8131_1, (0+i)%4); //24
 218         }
 219
 220 /*Local Ints:   Type    Polarity    Trigger     Bus ID   IRQ    APIC ID PIN#*/
 221         smp_write_intsrc(mc, mp_ExtINT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0x0, MP_APIC_ALL, 0x0);
 222         smp_write_intsrc(mc, mp_NMI, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, bus_isa, 0x0, MP_APIC_ALL, 0x1);
 223         /* There is no extension information... */
 224
 225         /* Compute the checksums */
 226         mc->mpe_checksum = smp_compute_checksum(smp_next_mpc_entry(mc), mc->mpe_length);
 227         mc->mpc_checksum = smp_compute_checksum(mc, mc->mpc_length);
 228         printk(BIOS_DEBUG, "Wrote the mp table end at: %p - %p\n",
 229                 mc, smp_next_mpe_entry(mc));
 230         return smp_next_mpe_entry(mc);
 231 }
 232
 233 unsigned long write_smp_table(unsigned long addr)
 234 {
 235         void *v;
 236         v = smp_write_floating_table(addr);
 237         return (unsigned long)smp_write_config_table(v);
 238 }