Since some people disapprove of white space cleanups mixed in regular commits
[coreboot.git] / src / mainboard / roda / rk886ex / acpi / ich7_pci_irqs.asl
1 /*
2  * This file is part of the coreboot project.
3  *
4  * Copyright (C) 2007-2009 coresystems GmbH
5  *
6  * This program is free software; you can redistribute it and/or
7  * modify it under the terms of the GNU General Public License as
8  * published by the Free Software Foundation; version 2 of
9  * the License.
10  *
11  * This program is distributed in the hope that it will be useful,
12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
14  * GNU General Public License for more details.
15  *
16  * You should have received a copy of the GNU General Public License
17  * along with this program; if not, write to the Free Software
18  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston,
19  * MA 02110-1301 USA
20  */
21
22 /* This is board specific information: IRQ routing for the
23  * 0:1e.0 PCI bridge of the ICH7
24  */
25
26 If (PICM) {
27         Return (Package() {
28                 // PCI Slot 1 routes ????
29                 Package() { 0x0000ffff, 0, 0, 21},
30                 Package() { 0x0000ffff, 1, 0, 22},
31                 Package() { 0x0000ffff, 2, 0, 23},
32                 Package() { 0x0000ffff, 3, 0, 20},
33
34                 // PCI Slot 2 routes ????
35                 Package() { 0x0001ffff, 0, 0, 22},
36                 Package() { 0x0001ffff, 1, 0, 21},
37                 Package() { 0x0001ffff, 2, 0, 20},
38                 Package() { 0x0001ffff, 3, 0, 23},
39
40                 // PCI Slot 3 routes ????
41                 Package() { 0x0002ffff, 0, 0, 18},
42                 Package() { 0x0002ffff, 1, 0, 19},
43                 Package() { 0x0002ffff, 2, 0, 17},
44                 Package() { 0x0002ffff, 3, 0, 16},
45
46                 Package() { 0x0003ffff, 0, 0, 16},
47                 Package() { 0x0003ffff, 1, 0, 17},
48                 Package() { 0x0003ffff, 2, 0, 18},
49                 Package() { 0x0003ffff, 3, 0, 19},
50
51                 Package() { 0x0005ffff, 0, 0, 17},
52                 Package() { 0x0005ffff, 1, 0, 20},
53                 Package() { 0x0005ffff, 2, 0, 22},
54                 Package() { 0x0005ffff, 3, 0, 21},
55
56                 Package() { 0x0008ffff, 0, 0, 20},
57         })
58 } Else {
59         Return (Package() {
60                 // PCI Slot 1 routes FGHE
61                 Package() { 0x0000ffff, 0, \_SB.PCI0.LPCB.LNKF, 0},
62                 Package() { 0x0000ffff, 1, \_SB.PCI0.LPCB.LNKG, 0},
63                 Package() { 0x0000ffff, 2, \_SB.PCI0.LPCB.LNKH, 0},
64                 Package() { 0x0000ffff, 3, \_SB.PCI0.LPCB.LNKE, 0},
65
66                 // PCI Slot 2 routes GFEH
67                 Package() { 0x0001ffff, 0, \_SB.PCI0.LPCB.LNKG, 0},
68                 Package() { 0x0001ffff, 1, \_SB.PCI0.LPCB.LNKF, 0},
69                 Package() { 0x0001ffff, 2, \_SB.PCI0.LPCB.LNKE, 0},
70                 Package() { 0x0001ffff, 3, \_SB.PCI0.LPCB.LNKH, 0},
71
72                 // PCI Slot 3 routes CDBA
73                 Package() { 0x0002ffff, 0, \_SB.PCI0.LPCB.LNKC, 0},
74                 Package() { 0x0002ffff, 1, \_SB.PCI0.LPCB.LNKD, 0},
75                 Package() { 0x0002ffff, 2, \_SB.PCI0.LPCB.LNKB, 0},
76                 Package() { 0x0002ffff, 3, \_SB.PCI0.LPCB.LNKA, 0},
77
78                 Package() { 0x0003ffff, 0, \_SB.PCI0.LPCB.LNKA, 0},
79                 Package() { 0x0003ffff, 1, \_SB.PCI0.LPCB.LNKB, 0},
80                 Package() { 0x0003ffff, 2, \_SB.PCI0.LPCB.LNKC, 0},
81                 Package() { 0x0003ffff, 3, \_SB.PCI0.LPCB.LNKD, 0},
82
83                 Package() { 0x0005ffff, 0, \_SB.PCI0.LPCB.LNKB, 0},
84                 Package() { 0x0005ffff, 1, \_SB.PCI0.LPCB.LNKE, 0},
85                 Package() { 0x0005ffff, 2, \_SB.PCI0.LPCB.LNKG, 0},
86                 Package() { 0x0005ffff, 3, \_SB.PCI0.LPCB.LNKF, 0},
87
88                 Package() { 0x0008ffff, 0, \_SB.PCI0.LPCB.LNKE, 0},
89         })
90 }
91