src/mainboard/rca/rm4100/Config.lb

   1 ##
   2 ## This file is part of the coreboot project.
   3 ##
   4 ## Copyright (C) 2008 Joseph Smith <joe@settoplinux.org>
   5 ##
   6 ## This program is free software; you can redistribute it and/or modify
   7 ## it under the terms of the GNU General Public License as published by
   8 ## the Free Software Foundation; either version 2 of the License, or
   9 ## (at your option) any later version.
  10 ##
  11 ## This program is distributed in the hope that it will be useful,
  12 ## but WITHOUT ANY WARRANTY; without even the implied warranty of
  13 ## MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14 ## GNU General Public License for more details.
  15 ##
  16 ## You should have received a copy of the GNU General Public License
  17 ## along with this program; if not, write to the Free Software
  18 ## Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  19 ##
  20
  21 ## CONFIG_XIP_ROM_SIZE must be a power of 2.
  22 default CONFIG_XIP_ROM_SIZE = 64 * 1024
  23 include /config/nofailovercalculation.lb
  24
  25 arch i386 end
  26 driver mainboard.o
  27 if CONFIG_GENERATE_PIRQ_TABLE object irq_tables.o end
  28 # object reset.o
  29 if CONFIG_GENERATE_ACPI_TABLES
  30         object fadt.o
  31         object dsdt.o
  32         object acpi_tables.o
  33 end
  34 makerule ./failover.E
  35         depends "$(CONFIG_MAINBOARD)/../../../arch/i386/lib/failover.c ../romcc"
  36         action "../romcc -E -O --label-prefix=failover -I$(TOP)/src -I. $(CPPFLAGS) $(CONFIG_MAINBOARD)/../../../arch/i386/lib/failover.c -o $@"
  37 end
  38 makerule ./failover.inc
  39         depends "$(CONFIG_MAINBOARD)/../../../arch/i386/lib/failover.c ../romcc"
  40         action "../romcc    -O --label-prefix=failover -I$(TOP)/src -I. $(CPPFLAGS) $(CONFIG_MAINBOARD)/../../../arch/i386/lib/failover.c -o $@"
  41 end
  42 makerule ./auto.E
  43         # depends "$(CONFIG_MAINBOARD)/auto.c option_table.h ../romcc"
  44         depends "$(CONFIG_MAINBOARD)/auto.c ../romcc"
  45         action  "../romcc -E -mcpu=p3 -O -I$(TOP)/src -I. $(CPPFLAGS) $(CONFIG_MAINBOARD)/auto.c -o $@"
  46 end
  47 makerule ./auto.inc
  48         # depends "$(CONFIG_MAINBOARD)/auto.c option_table.h ../romcc"
  49         depends "$(CONFIG_MAINBOARD)/auto.c ../romcc"
  50         action  "../romcc    -mcpu=p3 -O -I$(TOP)/src -I. $(CPPFLAGS) $(CONFIG_MAINBOARD)/auto.c -o $@"
  51 end
  52 mainboardinit cpu/x86/16bit/entry16.inc
  53 mainboardinit cpu/x86/32bit/entry32.inc
  54 ldscript /cpu/x86/16bit/entry16.lds
  55 ldscript /cpu/x86/32bit/entry32.lds
  56 if CONFIG_USE_FALLBACK_IMAGE
  57         mainboardinit cpu/x86/16bit/reset16.inc
  58         ldscript /cpu/x86/16bit/reset16.lds
  59 else
  60         mainboardinit cpu/x86/32bit/reset32.inc
  61         ldscript /cpu/x86/32bit/reset32.lds
  62 end
  63 mainboardinit arch/i386/lib/cpu_reset.inc
  64 mainboardinit arch/i386/lib/id.inc
  65 ldscript /arch/i386/lib/id.lds
  66 if CONFIG_USE_FALLBACK_IMAGE
  67         ldscript /arch/i386/lib/failover.lds
  68         mainboardinit ./failover.inc
  69 end
  70 mainboardinit cpu/x86/fpu_enable.inc
  71 mainboardinit ./auto.inc
  72 mainboardinit cpu/x86/mmx_disable.inc
  73 dir /pc80
  74 config chip.h
  75
  76 chip northbridge/intel/i82830           # Northbridge
  77   device pci_domain 0 on                # PCI domain
  78     device pci 0.0 on end               # Host bridge
  79     chip drivers/pci/onboard            # Onboard VGA
  80       device pci 2.0 on end             # VGA (Intel 82830 CGC)
  81       register "rom_address" = "0xfff00000"
  82     end
  83     chip southbridge/intel/i82801xx     # Southbridge
  84       register "pirqa_routing" = "0x05"
  85       register "pirqb_routing" = "0x06"
  86       register "pirqc_routing" = "0x07"
  87       register "pirqd_routing" = "0x09"
  88       register "pirqe_routing" = "0x0a"
  89       register "pirqf_routing" = "0x80"
  90       register "pirqg_routing" = "0x80"
  91       register "pirqh_routing" = "0x0b"
  92
  93       register "ide0_enable" = "1"
  94       register "ide1_enable" = "1"
  95
  96       device pci 1d.0 on end            # USB UHCI Controller #1
  97       device pci 1d.1 on end            # USB UHCI Controller #2
  98       device pci 1d.2 on end            # USB UHCI Controller #3
  99       device pci 1d.7 on end            # USB2 EHCI Controller
 100       device pci 1e.0 on                # PCI bridge
 101         device pci 08.0 on end          # Intel 82801DB PRO/100 VE Ethernet
 102       end
 103       device pci 1f.0 on                # ISA/LPC bridge
 104         chip superio/smsc/smscsuperio   # Super I/O
 105           device pnp 2e.0 off           # Floppy
 106             io 0x60 = 0x3f0
 107             irq 0x70 = 6
 108             drq 0x74 = 2
 109           end
 110           device pnp 2e.3 on            # Parallel port
 111             io 0x60 = 0x378
 112             irq 0x70 = 7
 113             drq 0x74 = 4
 114           end
 115           device pnp 2e.4 on            # Com1
 116             io 0x60 = 0x3f8
 117             irq 0x70 = 4
 118           end
 119           device pnp 2e.5 on            # Com2 / IR
 120             io 0x60 = 0x2f8
 121             irq 0x70 = 3
 122           end
 123           device pnp 2e.7 on            # PS/2 keyboard/mouse
 124             io 0x60 = 0x60
 125             io 0x62 = 0x64
 126             irq 0x70 = 1                # Keyboard interrupt
 127             irq 0x72 = 12               # Mouse interrupt
 128           end
 129           device pnp 2e.9 off end       # Game port
 130           device pnp 2e.a on            # PME
 131             io 0x60 = 0x800
 132           end
 133           device pnp 2e.b off end       # MPU-401
 134         end
 135       end
 136       device pci 1f.1 on end            # IDE
 137       device pci 1f.3 on end            # SMBus
 138       device pci 1f.5 on end            # AC'97 audio
 139       device pci 1f.6 on end            # AC'97 modem
 140     end
 141   end
 142   device apic_cluster 0 on              # APIC cluster
 143     chip cpu/intel/socket_PGA370        # Mobile Celeron Micro-FCBGA Socket 479
 144       device apic 0 on end              # APIC
 145     end
 146   end
 147 end
 148