src/mainboard/nvidia/l1_2pvv/Options.lb

   1 ##
   2 ## This file is part of the coreboot project.
   3 ##
   4 ## Copyright (C) 2007 AMD
   5 ## Written by Yinghai Lu <yinghailu@amd.com> for AMD.
   6 ##
   7 ## This program is free software; you can redistribute it and/or modify
   8 ## it under the terms of the GNU General Public License as published by
   9 ## the Free Software Foundation; either version 2 of the License, or
  10 ## (at your option) any later version.
  11 ##
  12 ## This program is distributed in the hope that it will be useful,
  13 ## but WITHOUT ANY WARRANTY; without even the implied warranty of
  14 ## MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15 ## GNU General Public License for more details.
  16 ##
  17 ## You should have received a copy of the GNU General Public License
  18 ## along with this program; if not, write to the Free Software
  19 ## Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  20 ##
  21
  22 uses CONFIG_HAVE_MP_TABLE
  23 uses CONFIG_CBFS
  24 uses CONFIG_HAVE_PIRQ_TABLE
  25 uses CONFIG_HAVE_ACPI_TABLES
  26 uses CONFIG_HAVE_ACPI_RESUME
  27 uses CONFIG_ACPI_SSDTX_NUM
  28 uses CONFIG_USE_FALLBACK_IMAGE
  29 uses CONFIG_USE_FAILOVER_IMAGE
  30 uses CONFIG_HAVE_FALLBACK_BOOT
  31 uses CONFIG_HAVE_FAILOVER_BOOT
  32 uses CONFIG_HAVE_HARD_RESET
  33 uses CONFIG_IRQ_SLOT_COUNT
  34 uses CONFIG_HAVE_OPTION_TABLE
  35 uses CONFIG_MAX_CPUS
  36 uses CONFIG_MAX_PHYSICAL_CPUS
  37 uses CONFIG_LOGICAL_CPUS
  38 uses CONFIG_IOAPIC
  39 uses CONFIG_SMP
  40 uses CONFIG_FALLBACK_SIZE
  41 uses CONFIG_FAILOVER_SIZE
  42 uses CONFIG_ROM_SIZE
  43 uses CONFIG_ROM_SECTION_SIZE
  44 uses CONFIG_ROM_IMAGE_SIZE
  45 uses CONFIG_ROM_SECTION_SIZE
  46 uses CONFIG_ROM_SECTION_OFFSET
  47 uses CONFIG_ROM_PAYLOAD
  48 uses CONFIG_ROM_PAYLOAD_START
  49 uses CONFIG_COMPRESSED_PAYLOAD_NRV2B
  50 uses CONFIG_COMPRESSED_PAYLOAD_LZMA
  51 uses CONFIG_PRECOMPRESSED_PAYLOAD
  52 uses CONFIG_PAYLOAD_SIZE
  53 uses CONFIG_ROMBASE
  54 uses CONFIG_XIP_ROM_SIZE
  55 uses CONFIG_XIP_ROM_BASE
  56 uses CONFIG_STACK_SIZE
  57 uses CONFIG_HEAP_SIZE
  58 uses CONFIG_USE_OPTION_TABLE
  59 uses CONFIG_LB_CKS_RANGE_START
  60 uses CONFIG_LB_CKS_RANGE_END
  61 uses CONFIG_LB_CKS_LOC
  62 uses CONFIG_MAINBOARD_PART_NUMBER
  63 uses CONFIG_MAINBOARD_VENDOR
  64 uses CONFIG_MAINBOARD
  65 uses CONFIG_MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID
  66 uses CONFIG_MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID
  67 uses COREBOOT_EXTRA_VERSION
  68 uses CONFIG_RAMBASE
  69 uses CONFIG_TTYS0_BAUD
  70 uses CONFIG_TTYS0_BASE
  71 uses CONFIG_TTYS0_LCS
  72 uses CONFIG_DEFAULT_CONSOLE_LOGLEVEL
  73 uses CONFIG_MAXIMUM_CONSOLE_LOGLEVEL
  74 uses CONFIG_MAINBOARD_POWER_ON_AFTER_POWER_FAIL
  75 uses CONFIG_CONSOLE_SERIAL8250
  76 uses CONFIG_HAVE_INIT_TIMER
  77 uses CONFIG_GDB_STUB
  78 uses CONFIG_GDB_STUB
  79 uses CONFIG_CROSS_COMPILE
  80 uses CC
  81 uses HOSTCC
  82 uses CONFIG_OBJCOPY
  83 uses CONFIG_CONSOLE_VGA
  84 uses CONFIG_USBDEBUG_DIRECT
  85 uses CONFIG_PCI_ROM_RUN
  86 uses CONFIG_HW_MEM_HOLE_SIZEK
  87 uses CONFIG_HW_MEM_HOLE_SIZE_AUTO_INC
  88 uses CONFIG_K8_HT_FREQ_1G_SUPPORT
  89
  90 uses CONFIG_HT_CHAIN_UNITID_BASE
  91 uses CONFIG_HT_CHAIN_END_UNITID_BASE
  92 uses CONFIG_SB_HT_CHAIN_ON_BUS0
  93 uses CONFIG_SB_HT_CHAIN_UNITID_OFFSET_ONLY
  94
  95 uses CONFIG_USE_DCACHE_RAM
  96 uses CONFIG_DCACHE_RAM_BASE
  97 uses CONFIG_DCACHE_RAM_SIZE
  98 uses CONFIG_DCACHE_RAM_GLOBAL_VAR_SIZE
  99 uses CONFIG_USE_INIT
 100
 101 uses CONFIG_SERIAL_CPU_INIT
 102
 103 uses CONFIG_ENABLE_APIC_EXT_ID
 104 uses CONFIG_APIC_ID_OFFSET
 105 uses CONFIG_LIFT_BSP_APIC_ID
 106
 107 uses CONFIG_PCI_64BIT_PREF_MEM
 108
 109 uses CONFIG_LB_MEM_TOPK
 110
 111 uses CONFIG_AP_CODE_IN_CAR
 112
 113 uses CONFIG_MEM_TRAIN_SEQ
 114
 115 uses CONFIG_WAIT_BEFORE_CPUS_INIT
 116
 117 uses CONFIG_USE_PRINTK_IN_CAR
 118
 119 ###
 120 ### Build options
 121 ###
 122
 123 ##
 124 ## CONFIG_ROM_SIZE is the size of boot ROM that this board will use.
 125 ##
 126 default CONFIG_ROM_SIZE=524288
 127 #default CONFIG_ROM_SIZE=0x100000
 128
 129 ##
 130 ## CONFIG_FALLBACK_SIZE is the amount of the ROM the complete fallback image will use
 131 ##
 132
 133 #FALLBACK: 256K-4K
 134 default CONFIG_FALLBACK_SIZE = CONFIG_ROM_IMAGE_SIZE
 135 #FAILOVER: 4K
 136 default CONFIG_FAILOVER_SIZE=0x01000
 137
 138 #more 1M for pgtbl
 139 default CONFIG_LB_MEM_TOPK=2048
 140
 141 ##
 142 ## Build code for the fallback boot
 143 ##
 144 default CONFIG_HAVE_FALLBACK_BOOT=1
 145 default CONFIG_HAVE_FAILOVER_BOOT=1
 146
 147 ##
 148 ## Build code to reset the motherboard from coreboot
 149 ##
 150 default CONFIG_HAVE_HARD_RESET=1
 151
 152 ##
 153 ## Build code to export a programmable irq routing table
 154 ##
 155 default CONFIG_HAVE_PIRQ_TABLE=1
 156 default CONFIG_IRQ_SLOT_COUNT=11
 157
 158 ##
 159 ## Build code to export an x86 MP table
 160 ## Useful for specifying IRQ routing values
 161 ##
 162 default CONFIG_HAVE_MP_TABLE=1
 163
 164 ## ACPI tables will be included
 165 default CONFIG_HAVE_ACPI_TABLES=0
 166
 167 ##
 168 ## Build code to export a CMOS option table
 169 ##
 170 default CONFIG_HAVE_OPTION_TABLE=1
 171
 172 ##
 173 ## Move the default coreboot cmos range off of AMD RTC registers
 174 ##
 175 default CONFIG_LB_CKS_RANGE_START=49
 176 default CONFIG_LB_CKS_RANGE_END=122
 177 default CONFIG_LB_CKS_LOC=123
 178
 179 ##
 180 ## Build code for SMP support
 181 ## Only worry about 2 micro processors
 182 ##
 183 default CONFIG_SMP=1
 184 default CONFIG_MAX_CPUS=4
 185 default CONFIG_MAX_PHYSICAL_CPUS=2
 186 default CONFIG_LOGICAL_CPUS=1
 187
 188 #default CONFIG_SERIAL_CPU_INIT=0
 189
 190 default CONFIG_ENABLE_APIC_EXT_ID=0
 191 default CONFIG_APIC_ID_OFFSET=0x10
 192 default CONFIG_LIFT_BSP_APIC_ID=1
 193
 194 #memory hole size, 0 mean disable, others will enable the hole, at that case if it is small than mmio_basek, it will use mmio_basek instead.
 195 #2G
 196 #default CONFIG_HW_MEM_HOLE_SIZEK=0x200000
 197 #1G
 198 default CONFIG_HW_MEM_HOLE_SIZEK=0x100000
 199 #512M
 200 #default CONFIG_HW_MEM_HOLE_SIZEK=0x80000
 201
 202 #make auto increase hole size to avoid hole_startk equal to basek so as to make some kernel happy
 203 #default CONFIG_HW_MEM_HOLE_SIZE_AUTO_INC=1
 204
 205 #Opteron K8 1G HT Support
 206 default CONFIG_K8_HT_FREQ_1G_SUPPORT=1
 207
 208 #VGA Console
 209 default CONFIG_CONSOLE_VGA=1
 210 default CONFIG_PCI_ROM_RUN=1
 211
 212 #default CONFIG_USBDEBUG_DIRECT=1
 213
 214 #HT Unit ID offset, default is 1, the typical one, 0 mean only one HT device
 215 default CONFIG_HT_CHAIN_UNITID_BASE=0
 216
 217 #real SB Unit ID, default is 0x20, mean dont touch it at last
 218 #default CONFIG_HT_CHAIN_END_UNITID_BASE=0x6
 219
 220 #make the SB HT chain on bus 0, default is not (0)
 221 default CONFIG_SB_HT_CHAIN_ON_BUS0=2
 222
 223 #only offset for SB chain?, default is yes(1)
 224 default CONFIG_SB_HT_CHAIN_UNITID_OFFSET_ONLY=0
 225
 226 #allow capable device use that above 4G
 227 #default CONFIG_PCI_64BIT_PREF_MEM=1
 228
 229 ##
 230 ## enable CACHE_AS_RAM specifics
 231 ##
 232 default CONFIG_USE_DCACHE_RAM=1
 233 default CONFIG_DCACHE_RAM_BASE=0xc8000
 234 default CONFIG_DCACHE_RAM_SIZE=0x08000
 235 default CONFIG_DCACHE_RAM_GLOBAL_VAR_SIZE=0x01000
 236 default CONFIG_USE_INIT=0
 237
 238 default CONFIG_AP_CODE_IN_CAR=0
 239 default CONFIG_MEM_TRAIN_SEQ=1
 240 default CONFIG_WAIT_BEFORE_CPUS_INIT=1
 241
 242 ##
 243 ## Build code to setup a generic IOAPIC
 244 ##
 245 default CONFIG_IOAPIC=1
 246
 247 ##
 248 ## Clean up the motherboard id strings
 249 ##
 250 default CONFIG_MAINBOARD_PART_NUMBER="l1_2pvv"
 251 default CONFIG_MAINBOARD_VENDOR="NVIDIA"
 252 default CONFIG_MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID=0x1022
 253 default CONFIG_MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID=0x2b80
 254
 255 ###
 256 ### coreboot layout values
 257 ###
 258
 259 ## CONFIG_ROM_IMAGE_SIZE is the amount of space to allow coreboot to occupy.
 260 default CONFIG_ROM_IMAGE_SIZE = 65536 - CONFIG_FAILOVER_SIZE
 261
 262 ##
 263 ## Use a small 8K stack
 264 ##
 265 default CONFIG_STACK_SIZE=0x2000
 266
 267 ##
 268 ## Use a small 32K heap
 269 ##
 270 default CONFIG_HEAP_SIZE=0x8000
 271
 272 ##
 273 ## Only use the option table in a normal image
 274 ##
 275 default CONFIG_USE_OPTION_TABLE = (!CONFIG_USE_FALLBACK_IMAGE) && (!CONFIG_USE_FAILOVER_IMAGE )
 276
 277 ##
 278 ## Coreboot C code runs at this location in RAM
 279 ##
 280 default CONFIG_RAMBASE=0x00100000
 281
 282 ##
 283 ## Load the payload from the ROM
 284 ##
 285 default CONFIG_ROM_PAYLOAD = 1
 286
 287 #default CONFIG_COMPRESSED_PAYLOAD = 1
 288
 289 ###
 290 ### Defaults of options that you may want to override in the target config file
 291 ###
 292
 293 ##
 294 ## The default compiler
 295 ##
 296 default CC="$(CONFIG_CROSS_COMPILE)gcc -m32"
 297 default HOSTCC="gcc"
 298
 299 ##
 300 ## Disable the gdb stub by default
 301 ##
 302 default CONFIG_GDB_STUB=0
 303
 304 ##
 305 ## The Serial Console
 306 ##
 307 default CONFIG_USE_PRINTK_IN_CAR=1
 308
 309 # To Enable the Serial Console
 310 default CONFIG_CONSOLE_SERIAL8250=1
 311
 312 ## Select the serial console baud rate
 313 default CONFIG_TTYS0_BAUD=115200
 314 #default CONFIG_TTYS0_BAUD=57600
 315 #default CONFIG_TTYS0_BAUD=38400
 316 #default CONFIG_TTYS0_BAUD=19200
 317 #default CONFIG_TTYS0_BAUD=9600
 318 #default CONFIG_TTYS0_BAUD=4800
 319 #default CONFIG_TTYS0_BAUD=2400
 320 #default CONFIG_TTYS0_BAUD=1200
 321
 322 # Select the serial console base port
 323 default CONFIG_TTYS0_BASE=0x3f8
 324
 325 # Select the serial protocol
 326 # This defaults to 8 data bits, 1 stop bit, and no parity
 327 default CONFIG_TTYS0_LCS=0x3
 328
 329 ##
 330 ### Select the coreboot loglevel
 331 ##
 332 ## EMERG      1   system is unusable
 333 ## ALERT      2   action must be taken immediately
 334 ## CRIT       3   critical conditions
 335 ## ERR        4   error conditions
 336 ## WARNING    5   warning conditions
 337 ## NOTICE     6   normal but significant condition
 338 ## INFO       7   informational
 339 ## CONFIG_DEBUG      8   debug-level messages
 340 ## SPEW       9   Way too many details
 341
 342 ## Request this level of debugging output
 343 default  CONFIG_DEFAULT_CONSOLE_LOGLEVEL=8
 344 ## At a maximum only compile in this level of debugging
 345 default  CONFIG_MAXIMUM_CONSOLE_LOGLEVEL=8
 346
 347 ##
 348 ## Select power on after power fail setting
 349 default CONFIG_MAINBOARD_POWER_ON_AFTER_POWER_FAIL="MAINBOARD_POWER_ON"
 350
 351 ### End Options.lb
 352 #
 353 # CBFS
 354 #
 355 #
 356 default CONFIG_CBFS=1
 357 end