src/mainboard/nvidia/l1_2pvv/Options.lb

   1 ##
   2 ## This file is part of the coreboot project.
   3 ##
   4 ## Copyright (C) 2007 AMD
   5 ## Written by Yinghai Lu <yinghailu@amd.com> for AMD.
   6 ##
   7 ## This program is free software; you can redistribute it and/or modify
   8 ## it under the terms of the GNU General Public License as published by
   9 ## the Free Software Foundation; either version 2 of the License, or
  10 ## (at your option) any later version.
  11 ##
  12 ## This program is distributed in the hope that it will be useful,
  13 ## but WITHOUT ANY WARRANTY; without even the implied warranty of
  14 ## MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15 ## GNU General Public License for more details.
  16 ##
  17 ## You should have received a copy of the GNU General Public License
  18 ## along with this program; if not, write to the Free Software
  19 ## Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  20 ##
  21
  22 uses HAVE_MP_TABLE
  23 uses HAVE_PIRQ_TABLE
  24 uses HAVE_ACPI_TABLES
  25 uses ACPI_SSDTX_NUM
  26 uses USE_FALLBACK_IMAGE
  27 uses USE_FAILOVER_IMAGE
  28 uses HAVE_FALLBACK_BOOT
  29 uses HAVE_FAILOVER_BOOT
  30 uses HAVE_HARD_RESET
  31 uses IRQ_SLOT_COUNT
  32 uses HAVE_OPTION_TABLE
  33 uses CONFIG_MAX_CPUS
  34 uses CONFIG_MAX_PHYSICAL_CPUS
  35 uses CONFIG_LOGICAL_CPUS
  36 uses CONFIG_IOAPIC
  37 uses CONFIG_SMP
  38 uses FALLBACK_SIZE
  39 uses FAILOVER_SIZE
  40 uses ROM_SIZE
  41 uses ROM_SECTION_SIZE
  42 uses ROM_IMAGE_SIZE
  43 uses ROM_SECTION_SIZE
  44 uses ROM_SECTION_OFFSET
  45 uses CONFIG_ROM_PAYLOAD
  46 uses CONFIG_ROM_PAYLOAD_START
  47 uses CONFIG_COMPRESSED_PAYLOAD_NRV2B
  48 uses CONFIG_COMPRESSED_PAYLOAD_LZMA
  49 uses CONFIG_PRECOMPRESSED_PAYLOAD
  50 uses PAYLOAD_SIZE
  51 uses _ROMBASE
  52 uses XIP_ROM_SIZE
  53 uses XIP_ROM_BASE
  54 uses STACK_SIZE
  55 uses HEAP_SIZE
  56 uses USE_OPTION_TABLE
  57 uses LB_CKS_RANGE_START
  58 uses LB_CKS_RANGE_END
  59 uses LB_CKS_LOC
  60 uses MAINBOARD_PART_NUMBER
  61 uses MAINBOARD_VENDOR
  62 uses MAINBOARD
  63 uses MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID
  64 uses MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID
  65 uses LINUXBIOS_EXTRA_VERSION
  66 uses _RAMBASE
  67 uses TTYS0_BAUD
  68 uses TTYS0_BASE
  69 uses TTYS0_LCS
  70 uses DEFAULT_CONSOLE_LOGLEVEL
  71 uses MAXIMUM_CONSOLE_LOGLEVEL
  72 uses MAINBOARD_POWER_ON_AFTER_POWER_FAIL
  73 uses CONFIG_CONSOLE_SERIAL8250
  74 uses HAVE_INIT_TIMER
  75 uses CONFIG_GDB_STUB
  76 uses CONFIG_GDB_STUB
  77 uses CROSS_COMPILE
  78 uses CC
  79 uses HOSTCC
  80 uses OBJCOPY
  81 uses CONFIG_CHIP_NAME
  82 uses CONFIG_CONSOLE_VGA
  83 uses CONFIG_USBDEBUG_DIRECT
  84 uses CONFIG_PCI_ROM_RUN
  85 uses HW_MEM_HOLE_SIZEK
  86 uses HW_MEM_HOLE_SIZE_AUTO_INC
  87 uses K8_HT_FREQ_1G_SUPPORT
  88
  89 uses HT_CHAIN_UNITID_BASE
  90 uses HT_CHAIN_END_UNITID_BASE
  91 uses SB_HT_CHAIN_ON_BUS0
  92 uses SB_HT_CHAIN_UNITID_OFFSET_ONLY
  93
  94 uses USE_DCACHE_RAM
  95 uses DCACHE_RAM_BASE
  96 uses DCACHE_RAM_SIZE
  97 uses DCACHE_RAM_GLOBAL_VAR_SIZE
  98 uses CONFIG_USE_INIT
  99
 100 uses SERIAL_CPU_INIT
 101
 102 uses ENABLE_APIC_EXT_ID
 103 uses APIC_ID_OFFSET
 104 uses LIFT_BSP_APIC_ID
 105
 106 uses CONFIG_PCI_64BIT_PREF_MEM
 107
 108 uses CONFIG_LB_MEM_TOPK
 109
 110 uses CONFIG_AP_CODE_IN_CAR
 111
 112 uses MEM_TRAIN_SEQ
 113
 114 uses WAIT_BEFORE_CPUS_INIT
 115
 116 uses CONFIG_USE_PRINTK_IN_CAR
 117
 118 ###
 119 ### Build options
 120 ###
 121
 122 ##
 123 ## ROM_SIZE is the size of boot ROM that this board will use.
 124 ##
 125 default ROM_SIZE=524288
 126 #default ROM_SIZE=0x100000
 127
 128 ##
 129 ## FALLBACK_SIZE is the amount of the ROM the complete fallback image will use
 130 ##
 131 #default FALLBACK_SIZE=131072
 132 #default FALLBACK_SIZE=0x40000
 133
 134 #FALLBACK: 256K-4K
 135 default FALLBACK_SIZE=0x3f000
 136 #FAILOVER: 4K
 137 default FAILOVER_SIZE=0x01000
 138
 139 #more 1M for pgtbl
 140 default CONFIG_LB_MEM_TOPK=2048
 141
 142 ##
 143 ## Build code for the fallback boot
 144 ##
 145 default HAVE_FALLBACK_BOOT=1
 146 default HAVE_FAILOVER_BOOT=1
 147
 148 ##
 149 ## Build code to reset the motherboard from linuxBIOS
 150 ##
 151 default HAVE_HARD_RESET=1
 152
 153 ##
 154 ## Build code to export a programmable irq routing table
 155 ##
 156 default HAVE_PIRQ_TABLE=1
 157 default IRQ_SLOT_COUNT=11
 158
 159 ##
 160 ## Build code to export an x86 MP table
 161 ## Useful for specifying IRQ routing values
 162 ##
 163 default HAVE_MP_TABLE=1
 164
 165 ## ACPI tables will be included
 166 default HAVE_ACPI_TABLES=0
 167
 168 ##
 169 ## Build code to export a CMOS option table
 170 ##
 171 default HAVE_OPTION_TABLE=1
 172
 173 ##
 174 ## Move the default LinuxBIOS cmos range off of AMD RTC registers
 175 ##
 176 default LB_CKS_RANGE_START=49
 177 default LB_CKS_RANGE_END=122
 178 default LB_CKS_LOC=123
 179
 180 ##
 181 ## Build code for SMP support
 182 ## Only worry about 2 micro processors
 183 ##
 184 default CONFIG_SMP=1
 185 default CONFIG_MAX_CPUS=4
 186 default CONFIG_MAX_PHYSICAL_CPUS=2
 187 default CONFIG_LOGICAL_CPUS=1
 188
 189 #default SERIAL_CPU_INIT=0
 190
 191 default ENABLE_APIC_EXT_ID=0
 192 default APIC_ID_OFFSET=0x10
 193 default LIFT_BSP_APIC_ID=1
 194
 195 #CHIP_NAME ?
 196 default CONFIG_CHIP_NAME=1
 197
 198 #memory hole size, 0 mean disable, others will enable the hole, at that case if it is small than mmio_basek, it will use mmio_basek instead.
 199 #2G
 200 #default HW_MEM_HOLE_SIZEK=0x200000
 201 #1G
 202 default HW_MEM_HOLE_SIZEK=0x100000
 203 #512M
 204 #default HW_MEM_HOLE_SIZEK=0x80000
 205
 206 #make auto increase hole size to avoid hole_startk equal to basek so as to make some kernel happy
 207 #default HW_MEM_HOLE_SIZE_AUTO_INC=1
 208
 209 #Opteron K8 1G HT Support
 210 default K8_HT_FREQ_1G_SUPPORT=1
 211
 212 #VGA Console
 213 default CONFIG_CONSOLE_VGA=1
 214 default CONFIG_PCI_ROM_RUN=1
 215
 216 #default CONFIG_USBDEBUG_DIRECT=1
 217
 218 #HT Unit ID offset, default is 1, the typical one, 0 mean only one HT device
 219 default HT_CHAIN_UNITID_BASE=0
 220
 221 #real SB Unit ID, default is 0x20, mean dont touch it at last
 222 #default HT_CHAIN_END_UNITID_BASE=0x6
 223
 224 #make the SB HT chain on bus 0, default is not (0)
 225 default SB_HT_CHAIN_ON_BUS0=2
 226
 227 #only offset for SB chain?, default is yes(1)
 228 default SB_HT_CHAIN_UNITID_OFFSET_ONLY=0
 229
 230 #allow capable device use that above 4G
 231 #default CONFIG_PCI_64BIT_PREF_MEM=1
 232
 233 ##
 234 ## enable CACHE_AS_RAM specifics
 235 ##
 236 default USE_DCACHE_RAM=1
 237 default DCACHE_RAM_BASE=0xc8000
 238 default DCACHE_RAM_SIZE=0x08000
 239 default DCACHE_RAM_GLOBAL_VAR_SIZE=0x01000
 240 default CONFIG_USE_INIT=0
 241
 242 default CONFIG_AP_CODE_IN_CAR=0
 243 default MEM_TRAIN_SEQ=1
 244 default WAIT_BEFORE_CPUS_INIT=1
 245
 246 ##
 247 ## Build code to setup a generic IOAPIC
 248 ##
 249 default CONFIG_IOAPIC=1
 250
 251 ##
 252 ## Clean up the motherboard id strings
 253 ##
 254 default MAINBOARD_PART_NUMBER="l1_2pvv"
 255 default MAINBOARD_VENDOR="NVIDIA"
 256 default MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID=0x1022
 257 default MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID=0x2b80
 258
 259 ###
 260 ### LinuxBIOS layout values
 261 ###
 262
 263 ## ROM_IMAGE_SIZE is the amount of space to allow linuxBIOS to occupy.
 264 default ROM_IMAGE_SIZE = 65536
 265
 266 ##
 267 ## Use a small 8K stack
 268 ##
 269 default STACK_SIZE=0x2000
 270
 271 ##
 272 ## Use a small 32K heap
 273 ##
 274 default HEAP_SIZE=0x8000
 275
 276 ##
 277 ## Only use the option table in a normal image
 278 ##
 279 default USE_OPTION_TABLE = (!USE_FALLBACK_IMAGE) && (!USE_FAILOVER_IMAGE )
 280
 281 ##
 282 ## LinuxBIOS C code runs at this location in RAM
 283 ##
 284 default _RAMBASE=0x00100000
 285
 286 ##
 287 ## Load the payload from the ROM
 288 ##
 289 default CONFIG_ROM_PAYLOAD = 1
 290
 291 #default CONFIG_COMPRESSED_PAYLOAD = 1
 292
 293 ###
 294 ### Defaults of options that you may want to override in the target config file
 295 ###
 296
 297 ##
 298 ## The default compiler
 299 ##
 300 default CC="$(CROSS_COMPILE)gcc -m32"
 301 default HOSTCC="gcc"
 302
 303 ##
 304 ## Disable the gdb stub by default
 305 ##
 306 default CONFIG_GDB_STUB=0
 307
 308 ##
 309 ## The Serial Console
 310 ##
 311 default CONFIG_USE_PRINTK_IN_CAR=1
 312
 313 # To Enable the Serial Console
 314 default CONFIG_CONSOLE_SERIAL8250=1
 315
 316 ## Select the serial console baud rate
 317 default TTYS0_BAUD=115200
 318 #default TTYS0_BAUD=57600
 319 #default TTYS0_BAUD=38400
 320 #default TTYS0_BAUD=19200
 321 #default TTYS0_BAUD=9600
 322 #default TTYS0_BAUD=4800
 323 #default TTYS0_BAUD=2400
 324 #default TTYS0_BAUD=1200
 325
 326 # Select the serial console base port
 327 default TTYS0_BASE=0x3f8
 328
 329 # Select the serial protocol
 330 # This defaults to 8 data bits, 1 stop bit, and no parity
 331 default TTYS0_LCS=0x3
 332
 333 ##
 334 ### Select the linuxBIOS loglevel
 335 ##
 336 ## EMERG      1   system is unusable
 337 ## ALERT      2   action must be taken immediately
 338 ## CRIT       3   critical conditions
 339 ## ERR        4   error conditions
 340 ## WARNING    5   warning conditions
 341 ## NOTICE     6   normal but significant condition
 342 ## INFO       7   informational
 343 ## DEBUG      8   debug-level messages
 344 ## SPEW       9   Way too many details
 345
 346 ## Request this level of debugging output
 347 default  DEFAULT_CONSOLE_LOGLEVEL=8
 348 ## At a maximum only compile in this level of debugging
 349 default  MAXIMUM_CONSOLE_LOGLEVEL=8
 350
 351 ##
 352 ## Select power on after power fail setting
 353 default MAINBOARD_POWER_ON_AFTER_POWER_FAIL="MAINBOARD_POWER_ON"
 354
 355 ### End Options.lb
 356 end