src/mainboard/nec/powermate2000/Config.lb

   1 ##
   2 ## This file is part of the coreboot project.
   3 ##
   4 ## Copyright (C) 2008 Uwe Hermann <uwe@hermann-uwe.de>
   5 ##
   6 ## This program is free software; you can redistribute it and/or modify
   7 ## it under the terms of the GNU General Public License as published by
   8 ## the Free Software Foundation; either version 2 of the License, or
   9 ## (at your option) any later version.
  10 ##
  11 ## This program is distributed in the hope that it will be useful,
  12 ## but WITHOUT ANY WARRANTY; without even the implied warranty of
  13 ## MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14 ## GNU General Public License for more details.
  15 ##
  16 ## You should have received a copy of the GNU General Public License
  17 ## along with this program; if not, write to the Free Software
  18 ## Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  19 ##
  20
  21 ## CONFIG_XIP_ROM_SIZE must be a power of 2.
  22 default CONFIG_XIP_ROM_SIZE = 64 * 1024
  23 include /config/nofailovercalculation.lb
  24
  25 arch i386 end
  26 driver mainboard.o
  27 if CONFIG_GENERATE_PIRQ_TABLE object irq_tables.o end
  28 # object reset.o
  29 makerule ./failover.E
  30         depends "$(CONFIG_MAINBOARD)/../../../arch/i386/lib/failover.c ../romcc"
  31         action "../romcc -E -O2 -mcpu=p2 --label-prefix=failover -I$(TOP)/src -I. $(CPPFLAGS) $(CONFIG_MAINBOARD)/../../../arch/i386/lib/failover.c -o $@"
  32 end
  33 makerule ./failover.inc
  34         depends "$(CONFIG_MAINBOARD)/../../../arch/i386/lib/failover.c ../romcc"
  35         action "../romcc -O2 -mcpu=p2 --label-prefix=failover -I$(TOP)/src -I. $(CPPFLAGS) $(CONFIG_MAINBOARD)/../../../arch/i386/lib/failover.c -o $@"
  36 end
  37 makerule ./auto.E
  38         # depends "$(CONFIG_MAINBOARD)/auto.c option_table.h ../romcc"
  39         depends "$(CONFIG_MAINBOARD)/auto.c ../romcc"
  40         action  "../romcc -E -O2 -mcpu=p2 -I$(TOP)/src -I. $(CPPFLAGS) $(CONFIG_MAINBOARD)/auto.c -o $@"
  41 end
  42 makerule ./auto.inc
  43         # depends "$(CONFIG_MAINBOARD)/auto.c option_table.h ../romcc"
  44         depends "$(CONFIG_MAINBOARD)/auto.c ../romcc"
  45         action  "../romcc -O2 -mcpu=p2 -I$(TOP)/src -I. $(CPPFLAGS) $(CONFIG_MAINBOARD)/auto.c -o $@"
  46 end
  47 mainboardinit cpu/x86/16bit/entry16.inc
  48 mainboardinit cpu/x86/32bit/entry32.inc
  49 ldscript /cpu/x86/16bit/entry16.lds
  50 ldscript /cpu/x86/32bit/entry32.lds
  51 if CONFIG_USE_FALLBACK_IMAGE
  52         mainboardinit cpu/x86/16bit/reset16.inc
  53         ldscript /cpu/x86/16bit/reset16.lds
  54 else
  55         mainboardinit cpu/x86/32bit/reset32.inc
  56         ldscript /cpu/x86/32bit/reset32.lds
  57 end
  58 mainboardinit arch/i386/lib/cpu_reset.inc
  59 mainboardinit arch/i386/lib/id.inc
  60 ldscript /arch/i386/lib/id.lds
  61 if CONFIG_USE_FALLBACK_IMAGE
  62         ldscript /arch/i386/lib/failover.lds
  63         mainboardinit ./failover.inc
  64 end
  65 mainboardinit cpu/x86/fpu_enable.inc
  66 mainboardinit ./auto.inc
  67 mainboardinit cpu/x86/mmx_disable.inc
  68 dir /pc80
  69 config chip.h
  70
  71 chip northbridge/intel/i82810                   # Northbridge
  72   device apic_cluster 0 on                      # APIC cluster
  73     chip cpu/intel/socket_PGA370                # CPU
  74       device apic 0 on end                      # APIC
  75     end
  76   end
  77   device pci_domain 0 on
  78     device pci 0.0 on end                       # Host bridge
  79     device pci 1.0 off                          # Onboard video
  80       # chip drivers/pci/onboard
  81       #   device pci 1.0 on end
  82       #   register "rom_address" = "0xfff80000"
  83       # end
  84     end
  85     chip southbridge/intel/i82801xx             # Southbridge
  86       register "ide0_enable" = "1"
  87       register "ide1_enable" = "1"
  88
  89       device pci 1e.0 on end                    # PCI bridge
  90       device pci 1f.0 on                        # ISA/LPC bridge
  91         chip superio/smsc/smscsuperio           # Super I/O (SMSC LPC47B27x)
  92           device pnp 2e.0 on                    # Floppy
  93             io 0x60 = 0x3f0
  94             irq 0x70 = 6
  95             drq 0x74 = 2
  96           end
  97           device pnp 2e.3 on                    # Parallel port
  98             io 0x60 = 0x378
  99             irq 0x70 = 7
 100             drq 0x74 = 3
 101           end
 102           device pnp 2e.4 on                    # Com1
 103             io 0x60 = 0x3f8
 104             irq 0x70 = 4
 105           end
 106           device pnp 2e.5 off end               # Com2 (N/A)
 107           device pnp 2e.7 on                    # PS/2 keyboard
 108             irq 0x70 = 1
 109             irq 0x72 = 0
 110           end
 111           device pnp 2e.9 off end               # Game port (N/A)
 112           device pnp 2e.a on                    # Power-management events (PME)
 113             io 0x60 = 0x800
 114           end
 115           device pnp 2e.b on                    # MIDI port
 116             io 0x60 = 0x330
 117             irq 0x70 = 5
 118           end
 119         end
 120       end
 121       device pci 1f.1 on end                    # IDE
 122       device pci 1f.2 on end                    # USB
 123       device pci 1f.3 on end                    # SMBus
 124       device pci 1f.5 on end                    # AC'97 audio
 125       device pci 1f.6 off end                   # AC'97 modem (N/A)
 126     end
 127   end
 128 end
 129