src/mainboard/msi/ms9652_fam10/mptable.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2007 AMD
   5  * Written by Yinghai Lu <yinghailu@amd.com> for AMD.
   6  *
   7  * This program is free software; you can redistribute it and/or modify
   8  * it under the terms of the GNU General Public License as published by
   9  * the Free Software Foundation; either version 2 of the License, or
  10  * (at your option) any later version.
  11  *
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15  * GNU General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program; if not, write to the Free Software
  19  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  20  */
  21
  22 #include <console/console.h>
  23 #include <arch/smp/mpspec.h>
  24 #include <device/pci.h>
  25 #include <string.h>
  26 #include <stdint.h>
  27
  28 #include <cpu/amd/amdfam10_sysconf.h>
  29
  30 #include "mb_sysconf.h"
  31
  32
  33
  34 static void *smp_write_config_table(void *v)
  35 {
  36         static const char sig[4] = "PCMP";
  37         static const char oem[8] = "COREBOOT";
  38         static const char productid[12] = "K9ND MS-9652";
  39         struct mp_config_table *mc;
  40         struct mb_sysconf_t *m;
  41         unsigned sbdn;
  42
  43         int i,j;
  44
  45         mc = (void *)(((char *)v) + SMP_FLOATING_TABLE_LEN);
  46         memset(mc, 0, sizeof(*mc));
  47
  48         memcpy(mc->mpc_signature, sig, sizeof(sig));
  49         mc->mpc_length = sizeof(*mc); /* initially just the header */
  50         mc->mpc_spec = 0x04;
  51         mc->mpc_checksum = 0; /* not yet computed */
  52         memcpy(mc->mpc_oem, oem, sizeof(oem));
  53         memcpy(mc->mpc_productid, productid, sizeof(productid));
  54         mc->mpc_oemptr = 0;
  55         mc->mpc_oemsize = 0;
  56         mc->mpc_entry_count = 0; /* No entries yet... */
  57         mc->mpc_lapic = LAPIC_ADDR;
  58         mc->mpe_length = 0;
  59         mc->mpe_checksum = 0;
  60         mc->reserved = 0;
  61
  62         smp_write_processors(mc);
  63
  64         get_bus_conf();
  65         sbdn = sysconf.sbdn;
  66         m = sysconf.mb;
  67
  68 /*Bus:          Bus ID  Type*/
  69         /* define bus and isa numbers */
  70         for(j= 0; j < 256 ; j++) {
  71                 if(m->bus_type[j])
  72                          smp_write_bus(mc, j, "PCI   ");
  73         }
  74         smp_write_bus(mc, m->bus_isa, "ISA   ");
  75
  76 /*I/O APICs:    APIC ID Version State           Address*/
  77         {
  78                 device_t dev;
  79                 struct resource *res;
  80                 uint32_t dword;
  81
  82                 dev = dev_find_slot(m->bus_mcp55[0], PCI_DEVFN(sbdn+ 0x1,0));
  83                 if (dev) {
  84                         res = find_resource(dev, PCI_BASE_ADDRESS_1);
  85                         if (res) {
  86                                 smp_write_ioapic(mc, m->apicid_mcp55, 0x11, res->base);
  87                         }
  88
  89                         dword = 0x43c6c643;
  90                         pci_write_config32(dev, 0x7c, dword);
  91
  92                         dword = 0x81001a00;
  93                         pci_write_config32(dev, 0x80, dword);
  94
  95                         dword = 0xd00012d2;
  96                         pci_write_config32(dev, 0x84, dword);
  97
  98                 }
  99
 100
 101         }
 102
 103         mptable_add_isa_interrupts(mc, m->bus_isa, m->apicid_mcp55, 0);
 104
 105         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[0], ((sbdn+1)<<2)|1, m->apicid_mcp55, 0xa);
 106
 107         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[0], ((sbdn+2)<<2)|0, m->apicid_mcp55, 0x16); // 22
 108
 109         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[0], ((sbdn+2)<<2)|1, m->apicid_mcp55, 0x17); // 23
 110
 111         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[0], ((sbdn+6)<<2)|1, m->apicid_mcp55, 0x17); // 23
 112
 113         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[0], ((sbdn+5)<<2)|0, m->apicid_mcp55, 0x14); // 20
 114         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[0], ((sbdn+5)<<2)|1, m->apicid_mcp55, 0x17); // 23
 115         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[0], ((sbdn+5)<<2)|2, m->apicid_mcp55, 0x15); // 21
 116
 117         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[0], ((sbdn+8)<<2)|0, m->apicid_mcp55, 0x16); // 22
 118         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[0], ((sbdn+9)<<2)|0, m->apicid_mcp55, 0x15); // 21
 119
 120         for(j=7; j>=2; j--) {
 121                 if(!m->bus_mcp55[j]) continue;
 122                 for(i=0;i<4;i++) {
 123                         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[j], (0x00<<2)|i, m->apicid_mcp55, 0x10 + (2+j+i+4-sbdn%4)%4);
 124                 }
 125         }
 126
 127         for(j=0; j<1; j++)
 128                 for(i=0;i<4;i++) {
 129                         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, m->bus_mcp55[1], ((0x04+j)<<2)|i, m->apicid_mcp55, 0x10 + (2+i+j)%4);
 130                 }
 131
 132 /*Local Ints:   Type    Polarity    Trigger     Bus ID   IRQ    APIC ID PIN#*/
 133         smp_write_intsrc(mc, mp_ExtINT, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, m->bus_isa, 0x0, MP_APIC_ALL, 0x0);
 134         smp_write_intsrc(mc, mp_NMI, MP_IRQ_TRIGGER_EDGE|MP_IRQ_POLARITY_HIGH, m->bus_isa, 0x0, MP_APIC_ALL, 0x1);
 135         /* There is no extension information... */
 136
 137         /* Compute the checksums */
 138         mc->mpe_checksum = smp_compute_checksum(smp_next_mpc_entry(mc), mc->mpe_length);
 139         mc->mpc_checksum = smp_compute_checksum(mc, mc->mpc_length);
 140         printk(BIOS_DEBUG, "Wrote the mp table end at: %p - %p\n",
 141                 mc, smp_next_mpe_entry(mc));
 142         return smp_next_mpe_entry(mc);
 143 }
 144
 145 unsigned long write_smp_table(unsigned long addr)
 146 {
 147         void *v;
 148         v = smp_write_floating_table(addr);
 149         return (unsigned long)smp_write_config_table(v);
 150 }