src/mainboard/msi/ms9282/Options.lb

   1 ##
   2 ## This file is part of the coreboot project.
   3 ##
   4 ## Copyright (C) 2006 AMD
   5 ## Written by Yinghai Lu <yinghailu@gmail.com> for AMD.
   6 ##
   7 ## Copyright (C) 2006 MSI
   8 ## Written by Bingxun Shi <bingxunshi@gmail.com> for MSI.
   9 ##
  10 ## This program is free software; you can redistribute it and/or modify
  11 ## it under the terms of the GNU General Public License as published by
  12 ## the Free Software Foundation; either version 2 of the License, or
  13 ## (at your option) any later version.
  14 ##
  15 ## This program is distributed in the hope that it will be useful,
  16 ## but WITHOUT ANY WARRANTY; without even the implied warranty of
  17 ## MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  18 ## GNU General Public License for more details.
  19 ##
  20 ## You should have received a copy of the GNU General Public License
  21 ## along with this program; if not, write to the Free Software
  22 ## Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  23 ##
  24
  25 uses HAVE_MP_TABLE
  26 uses HAVE_PIRQ_TABLE
  27 uses USE_FALLBACK_IMAGE
  28 uses HAVE_FALLBACK_BOOT
  29 uses HAVE_HARD_RESET
  30 uses IRQ_SLOT_COUNT
  31 uses HAVE_OPTION_TABLE
  32 uses CONFIG_MAX_CPUS
  33 uses CONFIG_MAX_PHYSICAL_CPUS
  34 uses CONFIG_LOGICAL_CPUS
  35 uses CONFIG_IOAPIC
  36 uses CONFIG_SMP
  37 uses FALLBACK_SIZE
  38 uses ROM_SIZE
  39 uses ROM_SECTION_SIZE
  40 uses ROM_IMAGE_SIZE
  41 uses ROM_SECTION_SIZE
  42 uses ROM_SECTION_OFFSET
  43 uses CONFIG_ROM_PAYLOAD
  44 uses CONFIG_ROM_PAYLOAD_START
  45 uses PAYLOAD_SIZE
  46 uses _ROMBASE
  47 uses XIP_ROM_SIZE
  48 uses XIP_ROM_BASE
  49 uses STACK_SIZE
  50 uses HEAP_SIZE
  51 uses USE_OPTION_TABLE
  52 uses LB_CKS_RANGE_START
  53 uses LB_CKS_RANGE_END
  54 uses LB_CKS_LOC
  55 uses MAINBOARD
  56 uses MAINBOARD_PART_NUMBER
  57 uses MAINBOARD_VENDOR
  58 uses MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID
  59 uses MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID
  60 uses COREBOOT_EXTRA_VERSION
  61 uses _RAMBASE
  62 uses CONFIG_GDB_STUB
  63 uses CROSS_COMPILE
  64 uses CC
  65 uses HOSTCC
  66 uses OBJCOPY
  67 uses TTYS0_BAUD
  68 uses TTYS0_BASE
  69 uses TTYS0_LCS
  70 uses DEFAULT_CONSOLE_LOGLEVEL
  71 uses MAXIMUM_CONSOLE_LOGLEVEL
  72 uses MAINBOARD_POWER_ON_AFTER_POWER_FAIL
  73 uses CONFIG_CONSOLE_SERIAL8250
  74 uses HAVE_INIT_TIMER
  75 uses CONFIG_GDB_STUB
  76 uses CONFIG_CHIP_NAME
  77 uses CONFIG_CONSOLE_VGA
  78 uses CONFIG_PCI_ROM_RUN
  79 #bx_b001- uses K8_HW_MEM_HOLE_SIZEK
  80 uses K8_HT_FREQ_1G_SUPPORT
  81
  82 uses USE_DCACHE_RAM
  83 uses DCACHE_RAM_BASE
  84 uses DCACHE_RAM_SIZE
  85 uses DCACHE_RAM_GLOBAL_VAR_SIZE
  86 uses CONFIG_USE_INIT
  87
  88 uses ENABLE_APIC_EXT_ID
  89 uses APIC_ID_OFFSET
  90 uses LIFT_BSP_APIC_ID
  91
  92 uses HT_CHAIN_UNITID_BASE
  93 uses HT_CHAIN_END_UNITID_BASE
  94 #bx_b001- uses K8_SB_HT_CHAIN_ON_BUS0
  95 uses SB_HT_CHAIN_UNITID_OFFSET_ONLY
  96 #bx_b005+
  97 uses SB_HT_CHAIN_ON_BUS0
  98
  99 # stepan 2007-04-12
 100 uses CONFIG_COMPRESSED_PAYLOAD_LZMA
 101 uses CONFIG_COMPRESSED_PAYLOAD_NRV2B
 102 uses CONFIG_PRECOMPRESSED_PAYLOAD
 103
 104 ## ROM_SIZE is the size of boot ROM that this board will use.
 105 #512K bytes
 106 default ROM_SIZE=524288
 107
 108 #1M bytes
 109 #bx- default ROM_SIZE=1048576
 110
 111 ##
 112 ## FALLBACK_SIZE is the amount of the ROM the complete fallback image will use
 113 ##
 114 #default FALLBACK_SIZE=131072
 115 #256K
 116 default FALLBACK_SIZE=0x40000
 117
 118 ###
 119 ### Build options
 120 ###
 121
 122 ##
 123 ## Build code for the fallback boot
 124 ##
 125 default HAVE_FALLBACK_BOOT=1
 126
 127 ##
 128 ## Build code to reset the motherboard from coreboot
 129 ##
 130 default HAVE_HARD_RESET=1
 131
 132 ##
 133 ## Build code to export a programmable irq routing table
 134 ##
 135 default HAVE_PIRQ_TABLE=1
 136 default IRQ_SLOT_COUNT=11
 137
 138 ##
 139 ## Build code to export an x86 MP table
 140 ## Useful for specifying IRQ routing values
 141 ##
 142 default HAVE_MP_TABLE=1
 143
 144 ##
 145 ## Build code to export a CMOS option table
 146 ##
 147 default HAVE_OPTION_TABLE=1
 148
 149 ##
 150 ## Move the default coreboot cmos range off of AMD RTC registers
 151 ##
 152 default LB_CKS_RANGE_START=49
 153 default LB_CKS_RANGE_END=122
 154 default LB_CKS_LOC=123
 155
 156 ##
 157 ## Build code for SMP support
 158 ## Only worry about 2 micro processors
 159 ##
 160 default CONFIG_SMP=1
 161 default CONFIG_MAX_CPUS=4
 162 default CONFIG_MAX_PHYSICAL_CPUS=2
 163 default CONFIG_LOGICAL_CPUS=1
 164
 165 #CHIP_NAME ?
 166 #default CONFIG_CHIP_NAME=1
 167
 168 #1G memory hole
 169 #bx_b001- default K8_HW_MEM_HOLE_SIZEK=0x100000
 170
 171 #Opteron K8 1G HT Support
 172 default K8_HT_FREQ_1G_SUPPORT=1
 173
 174 ##HT Unit ID offset, default is 1, the typical one
 175 default HT_CHAIN_UNITID_BASE=0x0
 176
 177 ##real SB Unit ID, default is 0x20, mean dont touch it at last
 178 #default HT_CHAIN_END_UNITID_BASE=0x0
 179
 180 #make the SB HT chain on bus 0, default is not (0)
 181 #bx_b001- default K8_SB_HT_CHAIN_ON_BUS0=2
 182
 183 ##bx_b005+ make the SB HT chain on bus 0
 184 default SB_HT_CHAIN_ON_BUS0=1
 185
 186 ##only offset for SB chain?, default is yes(1)
 187 default SB_HT_CHAIN_UNITID_OFFSET_ONLY=0
 188
 189 #VGA
 190 default CONFIG_CONSOLE_VGA=1
 191 default CONFIG_PCI_ROM_RUN=1
 192
 193 ##
 194 ## enable CACHE_AS_RAM specifics
 195 ##
 196 default USE_DCACHE_RAM=1
 197 default DCACHE_RAM_BASE=0xcc000
 198 default DCACHE_RAM_SIZE=0x4000
 199 default DCACHE_RAM_GLOBAL_VAR_SIZE=0x01000
 200 default CONFIG_USE_INIT=0
 201
 202 default ENABLE_APIC_EXT_ID=1
 203 default APIC_ID_OFFSET=0x10
 204 default LIFT_BSP_APIC_ID=0
 205
 206
 207 ##
 208 ## Build code to setup a generic IOAPIC
 209 ##
 210 default CONFIG_IOAPIC=1
 211
 212 ##
 213 ## Clean up the motherboard id strings
 214 ##
 215 default MAINBOARD_PART_NUMBER="ms9282"
 216 default MAINBOARD_VENDOR="MSI"
 217 default MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID=0x1462
 218 default MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID=0x9282
 219
 220 ###
 221 ### coreboot layout values
 222 ###
 223
 224 ## ROM_IMAGE_SIZE is the amount of space to allow coreboot to occupy.
 225 default ROM_IMAGE_SIZE = 65536
 226
 227 ##
 228 ## Use a small 8K stack
 229 ##
 230 default STACK_SIZE=0x2000
 231
 232 ##
 233 ## Use a small 16K heap
 234 ##
 235 default HEAP_SIZE=0x4000
 236
 237 ##
 238 ## Only use the option table in a normal image
 239 ##
 240 default USE_OPTION_TABLE = !USE_FALLBACK_IMAGE
 241
 242 ##
 243 ## Coreboot C code runs at this location in RAM
 244 ##
 245 default _RAMBASE=0x00004000
 246
 247 ##
 248 ## Load the payload from the ROM
 249 ##
 250 default CONFIG_ROM_PAYLOAD = 1
 251
 252 ###
 253 ### Defaults of options that you may want to override in the target config file
 254 ###
 255
 256 ##
 257 ## The default compiler
 258 ##
 259 default CC="$(CROSS_COMPILE)gcc -m32"
 260 default HOSTCC="gcc"
 261
 262 ##
 263 ## Disable the gdb stub by default
 264 ##
 265 default CONFIG_GDB_STUB=0
 266
 267 ##
 268 ## The Serial Console
 269 ##
 270
 271 # To Enable the Serial Console
 272 default CONFIG_CONSOLE_SERIAL8250=1
 273
 274 ## Select the serial console baud rate
 275 default TTYS0_BAUD=115200
 276 #default TTYS0_BAUD=57600
 277 #default TTYS0_BAUD=38400
 278 #default TTYS0_BAUD=19200
 279 #default TTYS0_BAUD=9600
 280 #default TTYS0_BAUD=4800
 281 #default TTYS0_BAUD=2400
 282 #default TTYS0_BAUD=1200
 283
 284 # Select the serial console base port
 285 default TTYS0_BASE=0x3f8
 286
 287 # Select the serial protocol
 288 # This defaults to 8 data bits, 1 stop bit, and no parity
 289 default TTYS0_LCS=0x3
 290
 291 ##
 292 ### Select the coreboot loglevel
 293 ##
 294 ## EMERG      1   system is unusable
 295 ## ALERT      2   action must be taken immediately
 296 ## CRIT       3   critical conditions
 297 ## ERR        4   error conditions
 298 ## WARNING    5   warning conditions
 299 ## NOTICE     6   normal but significant condition
 300 ## INFO       7   informational
 301 ## DEBUG      8   debug-level messages
 302 ## SPEW       9   Way too many details
 303
 304 ## Request this level of debugging output
 305 default  DEFAULT_CONSOLE_LOGLEVEL=8
 306 ## At a maximum only compile in this level of debugging
 307 default  MAXIMUM_CONSOLE_LOGLEVEL=8
 308
 309 ##
 310 ## Select power on after power fail setting
 311 default MAINBOARD_POWER_ON_AFTER_POWER_FAIL="MAINBOARD_POWER_ON"
 312
 313 ### End Options.lb
 314 end