src/mainboard/msi/ms7260/mptable.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2007 AMD
   5  * Written by Yinghai Lu <yinghailu@amd.com> for AMD.
   6  *
   7  * This program is free software; you can redistribute it and/or modify
   8  * it under the terms of the GNU General Public License as published by
   9  * the Free Software Foundation; either version 2 of the License, or
  10  * (at your option) any later version.
  11  *
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15  * GNU General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program; if not, write to the Free Software
  19  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  20  */
  21
  22 #include <console/console.h>
  23 #include <arch/smp/mpspec.h>
  24 #include <device/pci.h>
  25 #include <string.h>
  26 #include <stdint.h>
  27 #include <cpu/amd/amdk8_sysconf.h>
  28
  29 extern unsigned char bus_isa;
  30 extern unsigned char bus_mcp55[8];      // 1
  31 extern unsigned apicid_mcp55;
  32 extern unsigned bus_type[256];
  33
  34
  35
  36 static void *smp_write_config_table(void *v)
  37 {
  38         static const char sig[4] = "PCMP";
  39         static const char oem[8] = "COREBOOT";
  40         static const char productid[12] = "MS-7260     ";
  41         struct mp_config_table *mc;
  42         unsigned int sbdn;
  43         int i, j;
  44
  45         mc = (void *)(((char *)v) + SMP_FLOATING_TABLE_LEN);
  46         memset(mc, 0, sizeof(*mc));
  47
  48         memcpy(mc->mpc_signature, sig, sizeof(sig));
  49         mc->mpc_length = sizeof(*mc);   /* Initially just the header */
  50         mc->mpc_spec = 0x04;
  51         mc->mpc_checksum = 0;           /* Not yet computed */
  52         memcpy(mc->mpc_oem, oem, sizeof(oem));
  53         memcpy(mc->mpc_productid, productid, sizeof(productid));
  54         mc->mpc_oemptr = 0;
  55         mc->mpc_oemsize = 0;
  56         mc->mpc_entry_count = 0;        /* No entries yet... */
  57         mc->mpc_lapic = LAPIC_ADDR;
  58         mc->mpe_length = 0;
  59         mc->mpe_checksum = 0;
  60         mc->reserved = 0;
  61
  62         smp_write_processors(mc);
  63
  64         get_bus_conf();
  65         sbdn = sysconf.sbdn;
  66
  67         /* Bus: Bus ID  Type */
  68         /* Define bus and ISA numbers. */
  69         for (j = 0; j < 256; j++) {
  70                 if (bus_type[j])
  71                         smp_write_bus(mc, j, "PCI   ");
  72         }
  73         smp_write_bus(mc, bus_isa, "ISA   ");
  74
  75         /* I/O APICs: APIC ID   Version State           Address */
  76         {
  77                 device_t dev;
  78                 struct resource *res;
  79                 uint32_t dword;
  80
  81                 dev = dev_find_slot(bus_mcp55[0], PCI_DEVFN(sbdn + 0x1, 0));
  82                 if (dev) {
  83                         res = find_resource(dev, PCI_BASE_ADDRESS_1);
  84                         if (res)
  85                                 smp_write_ioapic(mc, apicid_mcp55, 0x11, res->base);
  86
  87                         dword = 0x43c6c643;
  88                         pci_write_config32(dev, 0x7c, dword);
  89
  90                         dword = 0x81001a00;
  91                         pci_write_config32(dev, 0x80, dword);
  92
  93                         dword = 0xd0001202;
  94                         pci_write_config32(dev, 0x84, dword);
  95                 }
  96         }
  97
  98         mptable_add_isa_interrupts(mc, bus_isa, apicid_mcp55, 0);
  99
 100         /* I/O Ints:         Type       Trigger                Polarity              Bus ID        IRQ                    APIC ID       PIN# */
 101         smp_write_intsrc(mc, mp_INT,    MP_IRQ_TRIGGER_LEVEL | MP_IRQ_POLARITY_LOW,  bus_mcp55[0], ((sbdn + 1) << 2) | 1, apicid_mcp55, 0xa);
 102         smp_write_intsrc(mc, mp_INT,    MP_IRQ_TRIGGER_LEVEL | MP_IRQ_POLARITY_LOW,  bus_mcp55[0], ((sbdn + 2) << 2) | 0, apicid_mcp55, 0x16);  // 22
 103         smp_write_intsrc(mc, mp_INT,    MP_IRQ_TRIGGER_LEVEL | MP_IRQ_POLARITY_LOW,  bus_mcp55[0], ((sbdn + 2) << 2) | 1, apicid_mcp55, 0x17);  // 23
 104         smp_write_intsrc(mc, mp_INT,    MP_IRQ_TRIGGER_LEVEL | MP_IRQ_POLARITY_LOW,  bus_mcp55[0], ((sbdn + 6) << 2) | 1, apicid_mcp55, 0x17);  // 23
 105         smp_write_intsrc(mc, mp_INT,    MP_IRQ_TRIGGER_LEVEL | MP_IRQ_POLARITY_LOW,  bus_mcp55[0], ((sbdn + 5) << 2) | 0, apicid_mcp55, 0x14);  // 20
 106         smp_write_intsrc(mc, mp_INT,    MP_IRQ_TRIGGER_LEVEL | MP_IRQ_POLARITY_LOW,  bus_mcp55[0], ((sbdn + 5) << 2) | 1, apicid_mcp55, 0x17);  // 23
 107         smp_write_intsrc(mc, mp_INT,    MP_IRQ_TRIGGER_LEVEL | MP_IRQ_POLARITY_LOW,  bus_mcp55[0], ((sbdn + 5) << 2) | 2, apicid_mcp55, 0x15);  // 21
 108         smp_write_intsrc(mc, mp_INT,    MP_IRQ_TRIGGER_LEVEL | MP_IRQ_POLARITY_LOW,  bus_mcp55[0], ((sbdn + 8) << 2) | 0, apicid_mcp55, 0x16);  // 22
 109
 110         for (j = 7; j >= 2; j--) {
 111                 if (!bus_mcp55[j])
 112                         continue;
 113                 for (i = 0; i < 4; i++)
 114                         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL | MP_IRQ_POLARITY_LOW, bus_mcp55[j], (0x00 << 2) | i, apicid_mcp55, 0x10 + (2 + j + i + 4 - sbdn % 4) % 4);
 115         }
 116
 117         for (j = 0; j < 2; j++) {
 118                 for (i = 0; i < 4; i++)
 119                         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL | MP_IRQ_POLARITY_LOW, bus_mcp55[1], ((0x06 + j) << 2) | i, apicid_mcp55, 0x10 + (2 + i + j) % 4);
 120         }
 121
 122         /* Local Ints:       Type       Trigger               Polarity              Bus ID   IRQ  APIC ID      PIN# */
 123         smp_write_intsrc(mc, mp_ExtINT, MP_IRQ_TRIGGER_EDGE | MP_IRQ_POLARITY_HIGH, bus_isa, 0x0, MP_APIC_ALL, 0x0);
 124         smp_write_intsrc(mc, mp_NMI,    MP_IRQ_TRIGGER_EDGE | MP_IRQ_POLARITY_HIGH, bus_isa, 0x0, MP_APIC_ALL, 0x1);
 125
 126         /* There is no extension information... */
 127
 128         /* Compute the checksums. */
 129         mc->mpe_checksum =
 130             smp_compute_checksum(smp_next_mpc_entry(mc), mc->mpe_length);
 131         mc->mpc_checksum = smp_compute_checksum(mc, mc->mpc_length);
 132         printk(BIOS_DEBUG, "Wrote the mp table end at: %p - %p\n",
 133                      mc, smp_next_mpe_entry(mc));
 134         return smp_next_mpe_entry(mc);
 135 }
 136
 137 unsigned long write_smp_table(unsigned long addr)
 138 {
 139         void *v;
 140         v = smp_write_floating_table(addr);
 141         return (unsigned long)smp_write_config_table(v);
 142 }