src/mainboard/msi/ms7260/mptable.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2007 AMD
   5  * Written by Yinghai Lu <yinghailu@amd.com> for AMD.
   6  *
   7  * This program is free software; you can redistribute it and/or modify
   8  * it under the terms of the GNU General Public License as published by
   9  * the Free Software Foundation; either version 2 of the License, or
  10  * (at your option) any later version.
  11  *
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15  * GNU General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program; if not, write to the Free Software
  19  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  20  */
  21
  22 #include <console/console.h>
  23 #include <arch/smp/mpspec.h>
  24 #include <device/pci.h>
  25 #include <string.h>
  26 #include <stdint.h>
  27 #include <cpu/amd/amdk8_sysconf.h>
  28
  29 extern unsigned char bus_mcp55[8];      // 1
  30 extern unsigned apicid_mcp55;
  31
  32 static void *smp_write_config_table(void *v)
  33 {
  34         struct mp_config_table *mc;
  35         unsigned int sbdn;
  36         int i, j, bus_isa;
  37
  38         mc = (void *)(((char *)v) + SMP_FLOATING_TABLE_LEN);
  39
  40         mptable_init(mc, LOCAL_APIC_ADDR);
  41
  42         smp_write_processors(mc);
  43
  44         get_bus_conf();
  45         sbdn = sysconf.sbdn;
  46
  47         mptable_write_buses(mc, NULL, &bus_isa);
  48
  49         /* I/O APICs: APIC ID   Version State           Address */
  50         {
  51                 device_t dev;
  52                 struct resource *res;
  53                 uint32_t dword;
  54
  55                 dev = dev_find_slot(bus_mcp55[0], PCI_DEVFN(sbdn + 0x1, 0));
  56                 if (dev) {
  57                         res = find_resource(dev, PCI_BASE_ADDRESS_1);
  58                         if (res)
  59                                 smp_write_ioapic(mc, apicid_mcp55, 0x11, res->base);
  60
  61                         dword = 0x43c6c643;
  62                         pci_write_config32(dev, 0x7c, dword);
  63
  64                         dword = 0x81001a00;
  65                         pci_write_config32(dev, 0x80, dword);
  66
  67                         dword = 0xd0001202;
  68                         pci_write_config32(dev, 0x84, dword);
  69                 }
  70         }
  71
  72         mptable_add_isa_interrupts(mc, bus_isa, apicid_mcp55, 0);
  73
  74         /* I/O Ints:         Type       Trigger                Polarity              Bus ID        IRQ                    APIC ID       PIN# */
  75         smp_write_intsrc(mc, mp_INT,    MP_IRQ_TRIGGER_LEVEL | MP_IRQ_POLARITY_LOW,  bus_mcp55[0], ((sbdn + 1) << 2) | 1, apicid_mcp55, 0xa);
  76         smp_write_intsrc(mc, mp_INT,    MP_IRQ_TRIGGER_LEVEL | MP_IRQ_POLARITY_LOW,  bus_mcp55[0], ((sbdn + 2) << 2) | 0, apicid_mcp55, 0x16);  // 22
  77         smp_write_intsrc(mc, mp_INT,    MP_IRQ_TRIGGER_LEVEL | MP_IRQ_POLARITY_LOW,  bus_mcp55[0], ((sbdn + 2) << 2) | 1, apicid_mcp55, 0x17);  // 23
  78         smp_write_intsrc(mc, mp_INT,    MP_IRQ_TRIGGER_LEVEL | MP_IRQ_POLARITY_LOW,  bus_mcp55[0], ((sbdn + 6) << 2) | 1, apicid_mcp55, 0x17);  // 23
  79         smp_write_intsrc(mc, mp_INT,    MP_IRQ_TRIGGER_LEVEL | MP_IRQ_POLARITY_LOW,  bus_mcp55[0], ((sbdn + 5) << 2) | 0, apicid_mcp55, 0x14);  // 20
  80         smp_write_intsrc(mc, mp_INT,    MP_IRQ_TRIGGER_LEVEL | MP_IRQ_POLARITY_LOW,  bus_mcp55[0], ((sbdn + 5) << 2) | 1, apicid_mcp55, 0x17);  // 23
  81         smp_write_intsrc(mc, mp_INT,    MP_IRQ_TRIGGER_LEVEL | MP_IRQ_POLARITY_LOW,  bus_mcp55[0], ((sbdn + 5) << 2) | 2, apicid_mcp55, 0x15);  // 21
  82         smp_write_intsrc(mc, mp_INT,    MP_IRQ_TRIGGER_LEVEL | MP_IRQ_POLARITY_LOW,  bus_mcp55[0], ((sbdn + 8) << 2) | 0, apicid_mcp55, 0x16);  // 22
  83
  84         for (j = 7; j >= 2; j--) {
  85                 if (!bus_mcp55[j])
  86                         continue;
  87                 for (i = 0; i < 4; i++)
  88                         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL | MP_IRQ_POLARITY_LOW, bus_mcp55[j], (0x00 << 2) | i, apicid_mcp55, 0x10 + (2 + j + i + 4 - sbdn % 4) % 4);
  89         }
  90
  91         for (j = 0; j < 2; j++) {
  92                 for (i = 0; i < 4; i++)
  93                         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL | MP_IRQ_POLARITY_LOW, bus_mcp55[1], ((0x06 + j) << 2) | i, apicid_mcp55, 0x10 + (2 + i + j) % 4);
  94         }
  95
  96         /* Local Ints:       Type       Trigger               Polarity              Bus ID   IRQ  APIC ID      PIN# */
  97         mptable_lintsrc(mc, bus_isa);
  98
  99         /* There is no extension information... */
 100
 101         /* Compute the checksums. */
 102         return mptable_finalize(mc);
 103 }
 104
 105 unsigned long write_smp_table(unsigned long addr)
 106 {
 107         void *v;
 108         v = smp_write_floating_table(addr, 0);
 109         return (unsigned long)smp_write_config_table(v);
 110 }