src/mainboard/msi/ms7260/mptable.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2007 AMD
   5  * Written by Yinghai Lu <yinghailu@amd.com> for AMD.
   6  *
   7  * This program is free software; you can redistribute it and/or modify
   8  * it under the terms of the GNU General Public License as published by
   9  * the Free Software Foundation; either version 2 of the License, or
  10  * (at your option) any later version.
  11  *
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15  * GNU General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program; if not, write to the Free Software
  19  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  20  */
  21
  22 #include <console/console.h>
  23 #include <arch/smp/mpspec.h>
  24 #include <device/pci.h>
  25 #include <string.h>
  26 #include <stdint.h>
  27 #include <cpu/amd/amdk8_sysconf.h>
  28
  29 extern unsigned char bus_isa;
  30 extern unsigned char bus_mcp55[8];      // 1
  31 extern unsigned apicid_mcp55;
  32 extern unsigned bus_type[256];
  33
  34 static void *smp_write_config_table(void *v)
  35 {
  36         struct mp_config_table *mc;
  37         unsigned int sbdn;
  38         int i, j;
  39
  40         mc = (void *)(((char *)v) + SMP_FLOATING_TABLE_LEN);
  41
  42         mptable_init(mc, "MS-7260     ", LAPIC_ADDR);
  43
  44         smp_write_processors(mc);
  45
  46         get_bus_conf();
  47         sbdn = sysconf.sbdn;
  48
  49         /* Bus: Bus ID  Type */
  50         /* Define bus and ISA numbers. */
  51         for (j = 0; j < 256; j++) {
  52                 if (bus_type[j])
  53                         smp_write_bus(mc, j, "PCI   ");
  54         }
  55         smp_write_bus(mc, bus_isa, "ISA   ");
  56
  57         /* I/O APICs: APIC ID   Version State           Address */
  58         {
  59                 device_t dev;
  60                 struct resource *res;
  61                 uint32_t dword;
  62
  63                 dev = dev_find_slot(bus_mcp55[0], PCI_DEVFN(sbdn + 0x1, 0));
  64                 if (dev) {
  65                         res = find_resource(dev, PCI_BASE_ADDRESS_1);
  66                         if (res)
  67                                 smp_write_ioapic(mc, apicid_mcp55, 0x11, res->base);
  68
  69                         dword = 0x43c6c643;
  70                         pci_write_config32(dev, 0x7c, dword);
  71
  72                         dword = 0x81001a00;
  73                         pci_write_config32(dev, 0x80, dword);
  74
  75                         dword = 0xd0001202;
  76                         pci_write_config32(dev, 0x84, dword);
  77                 }
  78         }
  79
  80         mptable_add_isa_interrupts(mc, bus_isa, apicid_mcp55, 0);
  81
  82         /* I/O Ints:         Type       Trigger                Polarity              Bus ID        IRQ                    APIC ID       PIN# */
  83         smp_write_intsrc(mc, mp_INT,    MP_IRQ_TRIGGER_LEVEL | MP_IRQ_POLARITY_LOW,  bus_mcp55[0], ((sbdn + 1) << 2) | 1, apicid_mcp55, 0xa);
  84         smp_write_intsrc(mc, mp_INT,    MP_IRQ_TRIGGER_LEVEL | MP_IRQ_POLARITY_LOW,  bus_mcp55[0], ((sbdn + 2) << 2) | 0, apicid_mcp55, 0x16);  // 22
  85         smp_write_intsrc(mc, mp_INT,    MP_IRQ_TRIGGER_LEVEL | MP_IRQ_POLARITY_LOW,  bus_mcp55[0], ((sbdn + 2) << 2) | 1, apicid_mcp55, 0x17);  // 23
  86         smp_write_intsrc(mc, mp_INT,    MP_IRQ_TRIGGER_LEVEL | MP_IRQ_POLARITY_LOW,  bus_mcp55[0], ((sbdn + 6) << 2) | 1, apicid_mcp55, 0x17);  // 23
  87         smp_write_intsrc(mc, mp_INT,    MP_IRQ_TRIGGER_LEVEL | MP_IRQ_POLARITY_LOW,  bus_mcp55[0], ((sbdn + 5) << 2) | 0, apicid_mcp55, 0x14);  // 20
  88         smp_write_intsrc(mc, mp_INT,    MP_IRQ_TRIGGER_LEVEL | MP_IRQ_POLARITY_LOW,  bus_mcp55[0], ((sbdn + 5) << 2) | 1, apicid_mcp55, 0x17);  // 23
  89         smp_write_intsrc(mc, mp_INT,    MP_IRQ_TRIGGER_LEVEL | MP_IRQ_POLARITY_LOW,  bus_mcp55[0], ((sbdn + 5) << 2) | 2, apicid_mcp55, 0x15);  // 21
  90         smp_write_intsrc(mc, mp_INT,    MP_IRQ_TRIGGER_LEVEL | MP_IRQ_POLARITY_LOW,  bus_mcp55[0], ((sbdn + 8) << 2) | 0, apicid_mcp55, 0x16);  // 22
  91
  92         for (j = 7; j >= 2; j--) {
  93                 if (!bus_mcp55[j])
  94                         continue;
  95                 for (i = 0; i < 4; i++)
  96                         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL | MP_IRQ_POLARITY_LOW, bus_mcp55[j], (0x00 << 2) | i, apicid_mcp55, 0x10 + (2 + j + i + 4 - sbdn % 4) % 4);
  97         }
  98
  99         for (j = 0; j < 2; j++) {
 100                 for (i = 0; i < 4; i++)
 101                         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL | MP_IRQ_POLARITY_LOW, bus_mcp55[1], ((0x06 + j) << 2) | i, apicid_mcp55, 0x10 + (2 + i + j) % 4);
 102         }
 103
 104         /* Local Ints:       Type       Trigger               Polarity              Bus ID   IRQ  APIC ID      PIN# */
 105         smp_write_intsrc(mc, mp_ExtINT, MP_IRQ_TRIGGER_EDGE | MP_IRQ_POLARITY_HIGH, bus_isa, 0x0, MP_APIC_ALL, 0x0);
 106         smp_write_intsrc(mc, mp_NMI,    MP_IRQ_TRIGGER_EDGE | MP_IRQ_POLARITY_HIGH, bus_isa, 0x0, MP_APIC_ALL, 0x1);
 107
 108         /* There is no extension information... */
 109
 110         /* Compute the checksums. */
 111         mc->mpe_checksum =
 112             smp_compute_checksum(smp_next_mpc_entry(mc), mc->mpe_length);
 113         mc->mpc_checksum = smp_compute_checksum(mc, mc->mpc_length);
 114         printk(BIOS_DEBUG, "Wrote the mp table end at: %p - %p\n",
 115                      mc, smp_next_mpe_entry(mc));
 116         return smp_next_mpe_entry(mc);
 117 }
 118
 119 unsigned long write_smp_table(unsigned long addr)
 120 {
 121         void *v;
 122         v = smp_write_floating_table(addr);
 123         return (unsigned long)smp_write_config_table(v);
 124 }