src/mainboard/mitac/6513wu/Config.lb

   1 ##
   2 ## This file is part of the coreboot project.
   3 ##
   4 ## Copyright (C) 2009 Michael Gold <mgold@ncf.ca>
   5 ##
   6 ## This program is free software; you can redistribute it and/or modify
   7 ## it under the terms of the GNU General Public License as published by
   8 ## the Free Software Foundation; either version 2 of the License, or
   9 ## (at your option) any later version.
  10 ##
  11 ## This program is distributed in the hope that it will be useful,
  12 ## but WITHOUT ANY WARRANTY; without even the implied warranty of
  13 ## MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14 ## GNU General Public License for more details.
  15 ##
  16 ## You should have received a copy of the GNU General Public License
  17 ## along with this program; if not, write to the Free Software
  18 ## Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  19 ##
  20
  21 ## CONFIG_XIP_ROM_SIZE must be a power of 2.
  22 default CONFIG_XIP_ROM_SIZE = 64 * 1024
  23 include /config/nofailovercalculation.lb
  24
  25 arch i386 end
  26 driver mainboard.o
  27 if CONFIG_GENERATE_PIRQ_TABLE
  28         object irq_tables.o
  29 end
  30 makerule ./failover.E
  31         depends "$(CONFIG_MAINBOARD)/../../../arch/i386/lib/failover.c ../romcc"
  32         action "../romcc -E -O --label-prefix=failover -I$(TOP)/src -I. $(CPPFLAGS) $(CONFIG_MAINBOARD)/../../../arch/i386/lib/failover.c -o $@"
  33 end
  34 makerule ./failover.inc
  35         depends "$(CONFIG_MAINBOARD)/../../../arch/i386/lib/failover.c ../romcc"
  36         action "../romcc -O --label-prefix=failover -I$(TOP)/src -I. $(CPPFLAGS) $(CONFIG_MAINBOARD)/../../../arch/i386/lib/failover.c -o $@"
  37 end
  38 makerule ./auto.E
  39         # depends "$(CONFIG_MAINBOARD)/auto.c option_table.h ../romcc"
  40         depends "$(CONFIG_MAINBOARD)/auto.c ../romcc"
  41         # Note: The -mcpu=p2 is important, or else... 'too few registers'.
  42         action "../romcc -mcpu=p2 -E -O -I$(TOP)/src -I. $(CPPFLAGS) $(CONFIG_MAINBOARD)/auto.c -o $@"
  43 end
  44 makerule ./auto.inc
  45         # depends "$(CONFIG_MAINBOARD)/auto.c option_table.h ../romcc"
  46         depends "$(CONFIG_MAINBOARD)/auto.c ../romcc"
  47         # Note: The -mcpu=p2 is important, or else... 'too few registers'.
  48         action "../romcc -mcpu=p2 -O -I$(TOP)/src -I. $(CPPFLAGS) $(CONFIG_MAINBOARD)/auto.c -o $@"
  49 end
  50 mainboardinit cpu/x86/16bit/entry16.inc
  51 mainboardinit cpu/x86/32bit/entry32.inc
  52 ldscript /cpu/x86/16bit/entry16.lds
  53 ldscript /cpu/x86/32bit/entry32.lds
  54 if CONFIG_USE_FALLBACK_IMAGE
  55         mainboardinit cpu/x86/16bit/reset16.inc
  56         ldscript /cpu/x86/16bit/reset16.lds
  57 else
  58         mainboardinit cpu/x86/32bit/reset32.inc
  59         ldscript /cpu/x86/32bit/reset32.lds
  60 end
  61 mainboardinit arch/i386/lib/cpu_reset.inc
  62 mainboardinit arch/i386/lib/id.inc
  63 ldscript /arch/i386/lib/id.lds
  64 if CONFIG_USE_FALLBACK_IMAGE
  65         ldscript /arch/i386/lib/failover.lds
  66         mainboardinit ./failover.inc
  67 end
  68 mainboardinit cpu/x86/fpu/enable_fpu.inc
  69 mainboardinit ./auto.inc
  70 mainboardinit cpu/x86/mmx/disable_mmx.inc
  71
  72 dir /pc80
  73 config chip.h
  74
  75 chip northbridge/intel/i82810           # Northbridge
  76   device apic_cluster 0 on              # APIC cluster
  77     chip cpu/intel/socket_PGA370        # CPU
  78       device apic 0 on end              # APIC
  79     end
  80   end
  81   device pci_domain 0 on                # PCI domain
  82     device pci 0.0 on end               # Graphics Memory Controller Hub (GMCH)
  83     chip drivers/pci/onboard
  84       device pci 1.0 on end
  85       register "rom_address" = "0xfff80000" # 512 KB image
  86     end
  87     chip southbridge/intel/i82801xx     # Southbridge
  88       register "pirqa_routing" = "0x03"
  89       register "pirqb_routing" = "0x05"
  90       register "pirqc_routing" = "0x09"
  91       register "pirqd_routing" = "0x0b"
  92
  93       register "ide0_enable" = "1"
  94       register "ide1_enable" = "1"
  95
  96       device pci 1e.0 on                # PCI bridge
  97         device pci 5.0 on end           # Audio controller (ESS ES1988)
  98       end
  99       device pci 1f.0 on                # ISA bridge
 100         chip superio/smsc/smscsuperio   # Super I/O (SMSC LPC47U332)
 101           device pnp 4e.0 on            # Floppy
 102             io 0x60 = 0x3f0
 103             irq 0x70 = 6
 104             drq 0x74 = 2
 105           end
 106           device pnp 4e.3 on            # Parallel port
 107             io 0x60 = 0x378
 108             irq 0x70 = 7
 109             drq 0x74 = 3
 110           end
 111           device pnp 4e.4 on            # COM1
 112             io 0x60 = 0x3f8
 113             irq 0x70 = 4
 114           end
 115           device pnp 4e.5 on            # MIDI port (MPU-401)
 116             io 0x60 = 0x330
 117             irq 0x70 = 10
 118           end
 119           device pnp 4e.7 on            # PS/2 keyboard / mouse
 120             io 0x60 = 0x60              # XXX: not relocatable
 121             io 0x62 = 0x64              # XXX: not relocatable
 122             irq 0x70 = 1                # PS/2 keyboard interrupt
 123             irq 0x72 = 12               # PS/2 mouse interrupt
 124           end
 125           device pnp 4e.9 on            # Game port
 126             io 0x60 = 0x201
 127           end
 128           device pnp 4e.a on            # Runtime registers
 129             io 0x60 = 0x400
 130           end
 131           device pnp 4e.b off end       # SMBus
 132         end
 133       end
 134       device pci 1f.1 on end            # IDE
 135       device pci 1f.2 on end            # USB
 136       device pci 1f.3 on end            # SMbus
 137       device pci 1f.5 off end           # Audio controller
 138       device pci 1f.6 off end           # Modem
 139     end
 140   end
 141 end