src/mainboard/lippert/hurricane-lx/romstage.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2007 Advanced Micro Devices, Inc.
   5  * Copyright (C) 2010 LiPPERT Embedded Computers GmbH
   6  *
   7  * This program is free software; you can redistribute it and/or modify
   8  * it under the terms of the GNU General Public License as published by
   9  * the Free Software Foundation; either version 2 of the License, or
  10  * (at your option) any later version.
  11  *
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15  * GNU General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program; if not, write to the Free Software
  19  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  20  */
  21
  22 /* Based on romstage.c from the SpaceRunner-LX mainboard. */
  23
  24 #include <stdlib.h>
  25 #include <stdint.h>
  26 #include <device/pci_def.h>
  27 #include <arch/io.h>
  28 #include <device/pnp_def.h>
  29 #include <arch/hlt.h>
  30 #include <console/console.h>
  31 #include "cpu/x86/bist.h"
  32 #include "cpu/x86/msr.h"
  33 #include <cpu/amd/lxdef.h>
  34 #include <cpu/amd/geode_post_code.h>
  35 #include "southbridge/amd/cs5536/cs5536.h"
  36 #include <spd.h>
  37 #include "southbridge/amd/cs5536/cs5536_early_smbus.c"
  38 #include "southbridge/amd/cs5536/cs5536_early_setup.c"
  39 #include "superio/ite/it8712f/it8712f_early_serial.c"
  40
  41 /* Bit0 enables Spread Spectrum. */
  42 #define SMC_CONFIG      0x01
  43
  44 #define ManualConf 1            /* No automatic strapped PLL config */
  45 #define PLLMSRhi 0x0000049C     /* Manual settings for the PLL */
  46 #define PLLMSRlo 0x00DE6001
  47
  48 static inline int spd_read_byte(unsigned int device, unsigned int address)
  49 {
  50         if (device != DIMM0)
  51                 return 0xFF;    /* No DIMM1, don't even try. */
  52
  53         return smbus_read_byte(device, address);
  54 }
  55
  56 #if !CONFIG_BOARD_OLD_REVISION
  57 /* Send config data to System Management Controller via SMB. */
  58 static int smc_send_config(unsigned char config_data)
  59 {
  60         if (smbus_check_stop_condition(SMBUS_IO_BASE))
  61                 return 1;
  62         if (smbus_start_condition(SMBUS_IO_BASE))
  63                 return 2;
  64         if (smbus_send_slave_address(SMBUS_IO_BASE, 0x50)) // SMC address
  65                 return 3;
  66         if (smbus_send_command(SMBUS_IO_BASE, 0x28)) // set config data
  67                 return 4;
  68         if (smbus_send_command(SMBUS_IO_BASE, 0x01)) // data length
  69                 return 5;
  70         if (smbus_send_command(SMBUS_IO_BASE, config_data))
  71                 return 6;
  72         smbus_stop_condition(SMBUS_IO_BASE);
  73         return 0;
  74 }
  75 #endif
  76
  77 #include "northbridge/amd/lx/raminit.h"
  78 #include "northbridge/amd/lx/pll_reset.c"
  79 #include "northbridge/amd/lx/raminit.c"
  80 #include "lib/generic_sdram.c"
  81 #include "cpu/amd/model_lx/cpureginit.c"
  82 #include "cpu/amd/model_lx/syspreinit.c"
  83 #include "cpu/amd/model_lx/msrinit.c"
  84
  85 static const u16 sio_init_table[] = { // hi=data, lo=index
  86         0x0707,         // select LDN 7 (GPIO, SPI, watchdog, ...)
  87         0x042C,         // disable ATXPG; VIN6 enabled, FAN4/5 disabled, VIN7,VIN3 enabled
  88         0x1423,         // don't delay PoWeROK1/2
  89         0x9072,         // watchdog triggers PWROK, counts seconds
  90 #if !CONFIG_USE_WATCHDOG_ON_BOOT
  91         0x0073, 0x0074, // disarm watchdog by changing 56 s timeout to 0
  92 #endif
  93         0xBF25, 0x172A, 0xF326, // select GPIO function for most pins
  94         0xBF27, 0xFF28, 0x2D29, // (GP36=FAN_CTL3 (PWM), GP23,22,16,15=SPI, GP13=PWROK1)
  95         0x66B8, 0x0CB9, // enable pullups on SPI, RS485_EN
  96         0x07C0,         // enable Simple-I/O for GP12-10= RS485_EN2,1, WD_ACTIVE
  97         0x06C8,         // config GP12,11 as output, GP10 as input
  98         0x2DF5,         // map Hw Monitor Thermal Output to GP55
  99 #if CONFIG_BOARD_OLD_REVISION
 100         0x1F2A, 0xC072, // switch GP13 to GPIO, WDT output from PWROK to KRST
 101 #endif
 102 };
 103
 104 /* Early mainboard specific GPIO setup. */
 105 static void mb_gpio_init(void)
 106 {
 107         int i;
 108
 109         /* Init Super I/O WDT, GPIOs. Done early, WDT init may trigger reset! */
 110         it8712f_enter_conf();
 111         for (i = 0; i < ARRAY_SIZE(sio_init_table); i++) {
 112                 u16 val = sio_init_table[i];
 113                 outb((u8)val, SIO_INDEX);
 114                 outb(val >> 8, SIO_DATA);
 115         }
 116         it8712f_exit_conf();
 117 }
 118
 119 void main(unsigned long bist)
 120 {
 121         post_code(0x01);
 122
 123         static const struct mem_controller memctrl[] = {
 124                 {.channel0 = {DIMM0, DIMM1}}
 125         };
 126
 127         SystemPreInit();
 128         msr_init();
 129
 130         cs5536_early_setup();
 131
 132         /*
 133          * Note: Must do this AFTER the early_setup! It is counting on some
 134          * early MSR setup for CS5536.
 135          */
 136         it8712f_enable_serial(0, CONFIG_TTYS0_BASE); // Does not use its 1st parameter
 137         mb_gpio_init();
 138         uart_init();
 139         console_init();
 140
 141         /* Halt if there was a built in self test failure */
 142         report_bist_failure(bist);
 143
 144         pll_reset(ManualConf);
 145
 146         cpuRegInit(0, DIMM0, DIMM1, DRAM_TERMINATED);
 147
 148 #if !CONFIG_BOARD_OLD_REVISION
 149         int err;
 150         /* bit0 = Spread Spectrum */
 151         if ((err = smc_send_config(SMC_CONFIG))) {
 152                 print_err("ERROR ");
 153                 print_err_char('0'+err);
 154                 print_err(" sending config data to SMC\n");
 155         }
 156 #endif
 157
 158         sdram_initialize(1, memctrl);
 159
 160         /* Check memory. */
 161         /* ram_check(0, 640 * 1024); */
 162
 163         /* Memory is setup. Return to cache_as_ram.inc and continue to boot. */
 164         return;
 165 }