src/mainboard/lenovo/x60/romstage.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2007-2009 coresystems GmbH
   5  * Copyright (C) 2011 Sven Schnelle <svens@stackframe.org>
   6  *
   7  * This program is free software; you can redistribute it and/or
   8  * modify it under the terms of the GNU General Public License as
   9  * published by the Free Software Foundation; version 2 of
  10  * the License.
  11  *
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15  * GNU General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program; if not, write to the Free Software
  19  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston,
  20  * MA 02110-1301 USA
  21  */
  22
  23 // __PRE_RAM__ means: use "unsigned" for device, not a struct.
  24
  25 #include <stdint.h>
  26 #include <string.h>
  27 #include <arch/io.h>
  28 #include <arch/romcc_io.h>
  29 #include <device/pci_def.h>
  30 #include <device/pnp_def.h>
  31 #include <cpu/x86/lapic.h>
  32 #include <lib.h>
  33 #include <pc80/mc146818rtc.h>
  34 #include <console/console.h>
  35 #include <cpu/x86/bist.h>
  36 #include "northbridge/intel/i945/i945.h"
  37 #include "northbridge/intel/i945/raminit.h"
  38 #include "southbridge/intel/i82801gx/i82801gx.h"
  39 #include "dock.h"
  40
  41 void setup_ich7_gpios(void)
  42 {
  43         printk(BIOS_DEBUG, " GPIOS...");
  44
  45         /* X60 GPIO:
  46             1: HDD_PRESENCE#
  47             6: Unknown (Pulled high by R215 to VCC3B)
  48             7: BDC_PRESENCE#
  49             8: H8_WAKE#
  50             9: RTC_BAT_IN#
  51            10: Unknown (Pulled high by R700 to VCC3M
  52            12: H8SCI#
  53            13: SLICE_ON_3M#
  54            14: Unknown (Pulled high by R321 to VCC3)
  55            15: Unknown (Pulled high by R258 to VCC3)
  56            19: Unknown (Pulled low  by R594)
  57            21: Unknown (Pulled high by R145 to VCC3)
  58            22: FWH_WP#
  59            25: MDC_KILL#
  60            33: HDD_PRESENCE_2#
  61            35: CLKREQ_SATA#
  62            36: PLANARID0
  63            37: PLANARID1
  64            38: PLANARID2
  65            39: PLANARID3
  66            48: FWH_TBL#
  67         */
  68
  69         outl(0x1f40f7c2, DEFAULT_GPIOBASE + 0x00);      /* GPIO_USE_SEL */
  70         outl(0xe0e8ffc3, DEFAULT_GPIOBASE + 0x04);      /* GP_IO_SEL */
  71         outl(0xfbf6ddfd, DEFAULT_GPIOBASE + 0x0c);      /* GP_LVL */
  72         /* Output Control Registers */
  73         outl(0x00040000, DEFAULT_GPIOBASE + 0x18);      /* GPO_BLINK */
  74         /* Input Control Registers */
  75         outl(0x000039ff, DEFAULT_GPIOBASE + 0x2c);      /* GPI_INV */
  76         outl(0x000100f2, DEFAULT_GPIOBASE + 0x30);      /* GPIO_USE_SEL2 */
  77         outl(0x000000f0, DEFAULT_GPIOBASE + 0x34);      /* GP_IO_SEL2 */
  78         outl(0x00030043, DEFAULT_GPIOBASE + 0x38);      /* GP_LVL */
  79 }
  80
  81 static void ich7_enable_lpc(void)
  82 {
  83         // Enable Serial IRQ
  84         pci_write_config8(PCI_DEV(0, 0x1f, 0), 0x64, 0xd0);
  85         // decode range
  86         pci_write_config16(PCI_DEV(0, 0x1f, 0), 0x80, 0x0210);
  87         // decode range
  88         pci_write_config16(PCI_DEV(0, 0x1f, 0), 0x82, 0x1f0d);
  89
  90         /* range 0x1600 - 0x167f */
  91         pci_write_config16(PCI_DEV(0, 0x1f, 0), 0x84, 0x1601);
  92         pci_write_config16(PCI_DEV(0, 0x1f, 0), 0x86, 0x007c);
  93
  94         /* range 0x15e0 - 0x10ef */
  95         pci_write_config16(PCI_DEV(0, 0x1f, 0), 0x88, 0x15e1);
  96         pci_write_config16(PCI_DEV(0, 0x1f, 0), 0x8a, 0x000c);
  97
  98         /* range 0x1680 - 0x169f */
  99         pci_write_config16(PCI_DEV(0, 0x1f, 0), 0x8c, 0x1681);
 100         pci_write_config16(PCI_DEV(0, 0x1f, 0), 0x8e, 0x001c);
 101 }
 102
 103 static void early_superio_config(void)
 104 {
 105         int timeout = 100000;
 106         device_t dev = PNP_DEV(0x2e, 3);
 107
 108         pnp_write_config(dev, 0x29, 0x06);
 109
 110         while(!(pnp_read_config(dev, 0x29) & 0x08) && timeout--)
 111                 udelay(1000);
 112
 113         /* Enable COM1 */
 114         pnp_set_logical_device(dev);
 115         pnp_set_iobase(dev, PNP_IDX_IO0, 0x3f8);
 116         pnp_set_enable(dev, 1);
 117 }
 118
 119 static void rcba_config(void)
 120 {
 121         /* Set up virtual channel 0 */
 122         RCBA32(0x0014) = 0x80000001;
 123         RCBA32(0x001c) = 0x03128010;
 124
 125         /* Device 1f interrupt pin register */
 126         RCBA32(0x3100) = 0x00001230;
 127         RCBA32(0x3108) = 0x40004321;
 128
 129         /* PCIe Interrupts */
 130         RCBA32(0x310c) = 0x00004321;
 131         /* HD Audio Interrupt */
 132         RCBA32(0x3110) = 0x00000002;
 133
 134         /* dev irq route register */
 135         RCBA16(0x3140) = 0x1007;
 136         RCBA16(0x3142) = 0x0076;
 137         RCBA16(0x3144) = 0x3210;
 138         RCBA16(0x3146) = 0x7654;
 139         RCBA16(0x3148) = 0x0010;
 140
 141         /* Enable IOAPIC */
 142         RCBA8(0x31ff) = 0x03;
 143
 144         /* Enable upper 128bytes of CMOS */
 145         RCBA32(0x3400) = (1 << 2);
 146
 147         /* Disable unused devices */
 148         RCBA32(0x3418) = FD_PCIE6 | FD_PCIE5 | FD_INTLAN | FD_ACMOD | FD_ACAUD;
 149         RCBA32(0x3418) |= (1 << 0); // Required.
 150
 151         /* Set up I/O Trap #0 for 0xfe00 (SMIC) */
 152         RCBA32(0x1e84) = 0x00020001;
 153         RCBA32(0x1e80) = 0x0000fe01;
 154
 155         /* Set up I/O Trap #3 for 0x800-0x80c (Trap) */
 156         RCBA32(0x1e9c) = 0x000200f0;
 157         RCBA32(0x1e98) = 0x000c0801;
 158 }
 159
 160 static void early_ich7_init(void)
 161 {
 162         uint8_t reg8;
 163         uint32_t reg32;
 164
 165         // program secondary mlt XXX byte?
 166         pci_write_config8(PCI_DEV(0, 0x1e, 0), 0x1b, 0x20);
 167
 168         // reset rtc power status
 169         reg8 = pci_read_config8(PCI_DEV(0, 0x1f, 0), 0xa4);
 170         reg8 &= ~(1 << 2);
 171         pci_write_config8(PCI_DEV(0, 0x1f, 0), 0xa4, reg8);
 172
 173         // usb transient disconnect
 174         reg8 = pci_read_config8(PCI_DEV(0, 0x1f, 0), 0xad);
 175         reg8 |= (3 << 0);
 176         pci_write_config8(PCI_DEV(0, 0x1f, 0), 0xad, reg8);
 177
 178         reg32 = pci_read_config32(PCI_DEV(0, 0x1d, 7), 0xfc);
 179         reg32 |= (1 << 29) | (1 << 17);
 180         pci_write_config32(PCI_DEV(0, 0x1d, 7), 0xfc, reg32);
 181
 182         reg32 = pci_read_config32(PCI_DEV(0, 0x1d, 7), 0xdc);
 183         reg32 |= (1 << 31) | (1 << 27);
 184         pci_write_config32(PCI_DEV(0, 0x1d, 7), 0xdc, reg32);
 185
 186         RCBA32(0x0088) = 0x0011d000;
 187         RCBA16(0x01fc) = 0x060f;
 188         RCBA32(0x01f4) = 0x86000040;
 189         RCBA32(0x0214) = 0x10030549;
 190         RCBA32(0x0218) = 0x00020504;
 191         RCBA8(0x0220) = 0xc5;
 192         reg32 = RCBA32(0x3410);
 193         reg32 |= (1 << 6);
 194         RCBA32(0x3410) = reg32;
 195         reg32 = RCBA32(0x3430);
 196         reg32 &= ~(3 << 0);
 197         reg32 |= (1 << 0);
 198         RCBA32(0x3430) = reg32;
 199         RCBA32(0x3418) |= (1 << 0);
 200         RCBA16(0x0200) = 0x2008;
 201         RCBA8(0x2027) = 0x0d;
 202         RCBA16(0x3e08) |= (1 << 7);
 203         RCBA16(0x3e48) |= (1 << 7);
 204         RCBA32(0x3e0e) |= (1 << 7);
 205         RCBA32(0x3e4e) |= (1 << 7);
 206
 207         // next step only on ich7m b0 and later:
 208         reg32 = RCBA32(0x2034);
 209         reg32 &= ~(0x0f << 16);
 210         reg32 |= (5 << 16);
 211         RCBA32(0x2034) = reg32;
 212 }
 213
 214 #include <cbmem.h>
 215
 216 void main(unsigned long bist)
 217 {
 218         u32 reg32;
 219         int boot_mode = 0;
 220         const u8 spd_addrmap[2 * DIMM_SOCKETS] = { 0x50, 0x52, 0x51, 0x53 };
 221
 222         if (bist == 0)
 223                 enable_lapic();
 224
 225         /* Force PCIRST# */
 226         pci_write_config16(PCI_DEV(0, 0x1e, 0), BCTRL, SBR);
 227         udelay(200 * 1000);
 228         pci_write_config16(PCI_DEV(0, 0x1e, 0), BCTRL, 0);
 229
 230         ich7_enable_lpc();
 231
 232
 233         /* dock_init initializes the DLPC switch on
 234          *  thinpad side, so this is required even
 235          *  if we're undocked.
 236          */
 237         if (!dlpc_init() && dock_present()) {
 238                 dock_connect();
 239                 early_superio_config();
 240                 /* Set up the console */
 241         }
 242
 243         console_init();
 244
 245         /* Halt if there was a built in self test failure */
 246         report_bist_failure(bist);
 247
 248         if (MCHBAR16(SSKPD) == 0xCAFE) {
 249                 printk(BIOS_DEBUG, "soft reset detected, rebooting properly\n");
 250                 outb(0x6, 0xcf9);
 251                 while (1) asm("hlt");
 252         }
 253
 254         /* Perform some early chipset initialization required
 255          * before RAM initialization can work
 256          */
 257         i945_early_initialization();
 258
 259         /* Read PM1_CNT */
 260         reg32 = inl(DEFAULT_PMBASE + 0x04);
 261         printk(BIOS_DEBUG, "PM1_CNT: %08x\n", reg32);
 262         if (((reg32 >> 10) & 7) == 5) {
 263 #if CONFIG_HAVE_ACPI_RESUME
 264                 printk(BIOS_DEBUG, "Resume from S3 detected.\n");
 265                 boot_mode = 2;
 266                 /* Clear SLP_TYPE. This will break stage2 but
 267                  * we care for that when we get there.
 268                  */
 269                 outl(reg32 & ~(7 << 10), DEFAULT_PMBASE + 0x04);
 270
 271 #else
 272                 printk(BIOS_DEBUG, "Resume from S3 detected, but disabled.\n");
 273 #endif
 274         }
 275
 276         /* Enable SPD ROMs and DDR-II DRAM */
 277         enable_smbus();
 278
 279 #if CONFIG_DEFAULT_CONSOLE_LOGLEVEL > 8
 280         dump_spd_registers();
 281 #endif
 282
 283         sdram_initialize(boot_mode, spd_addrmap);
 284
 285         /* Perform some initialization that must run before stage2 */
 286         early_ich7_init();
 287
 288         /* This should probably go away. Until now it is required
 289          * and mainboard specific
 290          */
 291         rcba_config();
 292
 293         /* Chipset Errata! */
 294         fixup_i945_errata();
 295
 296         /* Initialize the internal PCIe links before we go into stage2 */
 297         i945_late_initialization();
 298
 299 #if !CONFIG_HAVE_ACPI_RESUME
 300 #if CONFIG_DEFAULT_CONSOLE_LOGLEVEL > 8
 301 #if CONFIG_DEBUG_RAM_SETUP
 302         sdram_dump_mchbar_registers();
 303
 304         {
 305                 /* This will not work if TSEG is in place! */
 306                 u32 tom = pci_read_config32(PCI_DEV(0,2,0), 0x5c);
 307
 308                 printk(BIOS_DEBUG, "TOM: 0x%08x\n", tom);
 309                 ram_check(0x00000000, 0x000a0000);
 310                 ram_check(0x00100000, tom);
 311         }
 312 #endif
 313 #endif
 314 #endif
 315
 316         MCHBAR16(SSKPD) = 0xCAFE;
 317
 318 #if CONFIG_HAVE_ACPI_RESUME
 319         /* Start address of high memory tables */
 320         unsigned long high_ram_base = get_top_of_ram() - HIGH_MEMORY_SIZE;
 321
 322         /* If there is no high memory area, we didn't boot before, so
 323          * this is not a resume. In that case we just create the cbmem toc.
 324          */
 325         if ((boot_mode == 2) && cbmem_reinit((u64)high_ram_base)) {
 326                 void *resume_backup_memory = cbmem_find(CBMEM_ID_RESUME);
 327
 328                 /* copy 1MB - 64K to high tables ram_base to prevent memory corruption
 329                  * through stage 2. We could keep stuff like stack and heap in high tables
 330                  * memory completely, but that's a wonderful clean up task for another
 331                  * day.
 332                  */
 333                 if (resume_backup_memory)
 334                         memcpy(resume_backup_memory, (void *)CONFIG_RAMBASE, HIGH_MEMORY_SAVE);
 335
 336                 /* Magic for S3 resume */
 337                 pci_write_config32(PCI_DEV(0, 0x00, 0), SKPAD, SKPAD_ACPI_S3_MAGIC);
 338         }
 339 #endif
 340 }