src/mainboard/kontron/kt690/mainboard.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2008 Advanced Micro Devices, Inc.
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; version 2 of the License.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  18  */
  19
  20 #include <console/console.h>
  21 #include <device/device.h>
  22 #include <device/pci.h>
  23 #include <arch/io.h>
  24 #include <boot/coreboot_tables.h>
  25 #include <cpu/x86/msr.h>
  26 #include <cpu/amd/mtrr.h>
  27 #include <device/pci_def.h>
  28 #include <../southbridge/amd/sb600/sb600.h>
  29 #include "chip.h"
  30
  31 #define ADT7461_ADDRESS 0x4C
  32 #define ARA_ADDRESS     0x0C /* Alert Response Address */
  33 #define SMBUS_IO_BASE 0x1000
  34
  35 extern int do_smbus_read_byte(u32 smbus_io_base, u32 device, u32 address);
  36 extern int do_smbus_write_byte(u32 smbus_io_base, u32 device, u32 address,
  37                                u8 val);
  38 extern void lb_add_memory_range(struct lb_memory *mem, uint32_t type,
  39                                 uint64_t start, uint64_t size);
  40 #define ADT7461_read_byte(address) \
  41         do_smbus_read_byte(SMBUS_IO_BASE, ADT7461_ADDRESS, address)
  42 #define ARA_read_byte(address) \
  43         do_smbus_read_byte(SMBUS_IO_BASE, ARA_ADDRESS, address)
  44 #define ADT7461_write_byte(address, val) \
  45         do_smbus_write_byte(SMBUS_IO_BASE, ADT7461_ADDRESS, address, val)
  46
  47 uint64_t uma_memory_base, uma_memory_size;
  48
  49 /********************************************************
  50 * dbm690t uses a BCM5789 as on-board NIC.
  51 * It has a pin named LOW_POWER to enable it into LOW POWER state.
  52 * In order to run NIC, we should let it out of Low power state. This pin is
  53 * controlled by sb600 GPM3.
  54 * RRG4.2.3 GPM as GPIO
  55 * GPM pins can be used as GPIO. The GPM I/O functions is controlled by three registers:
  56 * I/O C50, C51, C52, PM I/O94, 95, 96.
  57 * RRG4.2.3.1 GPM pins as Input
  58 * RRG4.2.3.2 GPM pins as Output
  59 ********************************************************/
  60 static void enable_onboard_nic()
  61 {
  62         u8 byte;
  63
  64         printk_info("%s.\n", __func__);
  65
  66         /* set index register 0C50h to 13h (miscellaneous control) */
  67         outb(0x13, 0xC50);      /* CMIndex */
  68
  69         /* set CM data register 0C51h bits [7:6] to 01b to set Input/Out control */
  70         byte = inb(0xC51);
  71         byte &= 0x3F;
  72         byte |= 0x40;
  73         outb(byte, 0xC51);
  74
  75         /* set GPM port 0C52h bit 3 to 0 to enable output for GPM3 */
  76         byte = inb(0xC52);
  77         byte &= ~0x8;
  78         outb(byte, 0xC52);
  79
  80         /* set CM data register 0C51h bits [7:6] to 10b to set Output state control */
  81         byte = inb(0xC51);
  82         byte &= 0x3F;
  83         byte |= 0x80;           /* 7:6=10 */
  84         outb(byte, 0xC51);
  85
  86         /* set GPM port 0C52h bit 3 to 0 to output 0 on GPM3 */
  87         byte = inb(0xC52);
  88         byte &= ~0x8;
  89         outb(byte, 0xC52);
  90 }
  91
  92 /********************************************************
  93 * dbm690t uses SB600 GPIO9 to detect IDE_DMA66.
  94 * IDE_DMA66 is routed to GPIO 9. So we read Gpio 9 to
  95 * get the cable type, 40 pin or 80 pin?
  96 ********************************************************/
  97 static void get_ide_dma66()
  98 {
  99         u8 byte;
 100         struct device *sm_dev;
 101         struct device *ide_dev;
 102
 103         printk_info("%s.\n", __func__);
 104         sm_dev = dev_find_slot(0, PCI_DEVFN(0x14, 0));
 105
 106         byte = pci_read_config8(sm_dev, 0xA9);
 107         byte |= (1 << 5);       /* Set Gpio9 as input */
 108         pci_write_config8(sm_dev, 0xA9, byte);
 109
 110         ide_dev = dev_find_slot(0, PCI_DEVFN(0x14, 1));
 111         byte = pci_read_config8(ide_dev, 0x56);
 112         byte &= ~(7 << 0);
 113         if ((1 << 5) & pci_read_config8(sm_dev, 0xAA))
 114                 byte |= 2 << 0; /* mode 2 */
 115         else
 116                 byte |= 5 << 0; /* mode 5 */
 117         pci_write_config8(ide_dev, 0x56, byte);
 118 }
 119
 120 /*
 121  * set thermal config
 122  */
 123 static void set_thermal_config()
 124 {
 125         u8 byte;
 126         u16 word;
 127         device_t sm_dev;
 128
 129         /* set ADT 7461 */
 130         ADT7461_write_byte(0x0B, 0x50); /* Local Temperature Hight limit */
 131         ADT7461_write_byte(0x0C, 0x00); /* Local Temperature Low limit */
 132         ADT7461_write_byte(0x0D, 0x50); /* External Temperature Hight limit  High Byte */
 133         ADT7461_write_byte(0x0E, 0x00); /* External Temperature Low limit High Byte */
 134
 135         ADT7461_write_byte(0x19, 0x55); /* External THERM limit */
 136         ADT7461_write_byte(0x20, 0x55); /* Local THERM limit */
 137
 138         byte = ADT7461_read_byte(0x02); /* read status register to clear it */
 139         ARA_read_byte(0x05); /* A hardware alert can only be cleared by the master sending an ARA as a read command */
 140         printk_info("Init adt7461 end , status 0x02 %02x\n", byte);
 141
 142         /* sb600 settings for thermal config */
 143         /* set SB600 GPIO 64 to GPIO with pull-up */
 144         byte = pm2_ioread(0x42);
 145         byte &= 0x3f;
 146         pm2_iowrite(0x42, byte);
 147
 148         /* set GPIO 64 to input */
 149         sm_dev = dev_find_slot(0, PCI_DEVFN(0x14, 0));
 150         word = pci_read_config16(sm_dev, 0x56);
 151         word |= 1 << 7;
 152         pci_write_config16(sm_dev, 0x56, word);
 153
 154         /* set GPIO 64 internal pull-up */
 155         byte = pm2_ioread(0xf0);
 156         byte &= 0xee;
 157         pm2_iowrite(0xf0, byte);
 158
 159         /* set Talert to be active low */
 160         byte = pm_ioread(0x67);
 161         byte &= ~(1 << 5);
 162         pm_iowrite(0x67, byte);
 163
 164         /* set Talert to generate ACPI event */
 165         byte = pm_ioread(0x3c);
 166         byte &= 0xf3;
 167         pm_iowrite(0x3c, byte);
 168
 169         /* THERMTRIP pin */
 170         /* byte = pm_ioread(0x68);
 171          * byte |= 1 << 3;
 172          * pm_iowrite(0x68, byte);
 173          *
 174          * byte = pm_ioread(0x55);
 175          * byte |= 1 << 0;
 176          * pm_iowrite(0x55, byte);
 177          *
 178          * byte = pm_ioread(0x67);
 179          * byte &= ~( 1 << 6);
 180          * pm_iowrite(0x67, byte);
 181          */
 182 }
 183
 184 /*************************************************
 185 * enable the dedicated function in dbm690t board.
 186 * This function called early than rs690_enable.
 187 *************************************************/
 188 void kt690_enable(device_t dev)
 189 {
 190         struct mainboard_config *mainboard =
 191             (struct mainboard_config *)dev->chip_info;
 192
 193         printk_info("Mainboard KT690 Enable. dev=0x%p\n", dev);
 194
 195 #if (CONFIG_GFXUMA == 1)
 196         msr_t msr, msr2;
 197
 198         /* TOP_MEM: the top of DRAM below 4G */
 199         msr = rdmsr(TOP_MEM);
 200         printk_info("%s, TOP MEM: msr.lo = 0x%08x, msr.hi = 0x%08x\n",
 201                     __func__, msr.lo, msr.hi);
 202
 203         /* TOP_MEM2: the top of DRAM above 4G */
 204         msr2 = rdmsr(TOP_MEM2);
 205         printk_info("%s, TOP MEM2: msr2.lo = 0x%08x, msr2.hi = 0x%08x\n",
 206                     __func__, msr2.lo, msr2.hi);
 207
 208         switch (msr.lo) {
 209         case 0x10000000:        /* 256M system memory */
 210                 uma_memory_size = 0x2000000;    /* 32M recommended UMA */
 211                 break;
 212
 213         case 0x18000000:        /* 384M system memory */
 214                 uma_memory_size = 0x4000000;    /* 64M recommended UMA */
 215                 break;
 216
 217         case 0x20000000:        /* 512M system memory */
 218                 uma_memory_size = 0x4000000;    /* 64M recommended UMA */
 219                 break;
 220
 221         default:                /* 1GB and above system memory */
 222                 uma_memory_size = 0x8000000;    /* 128M recommended UMA */
 223                 break;
 224         }
 225
 226         uma_memory_base = msr.lo - uma_memory_size;     /* TOP_MEM1 */
 227         printk_info("%s: uma size 0x%08llx, memory start 0x%08llx\n",
 228                     __func__, uma_memory_size, uma_memory_base);
 229
 230         /* TODO: TOP_MEM2 */
 231 #else
 232         uma_memory_size = 0x8000000;    /* 128M recommended UMA */
 233         uma_memory_base = 0x38000000;   /* 1GB  system memory supposed */
 234 #endif
 235
 236         enable_onboard_nic();
 237         get_ide_dma66();
 238         set_thermal_config();
 239 }
 240
 241 int add_mainboard_resources(struct lb_memory *mem)
 242 {
 243         /* UMA is removed from system memory in the northbridge code, but
 244          * in some circumstances we want the memory mentioned as reserved.
 245          */
 246 #if (CONFIG_GFXUMA == 1)
 247         printk_info("uma_memory_base=0x%llx, uma_memory_size=0x%llx \n",
 248         uma_memory_base, uma_memory_size);
 249         lb_add_memory_range(mem, LB_MEM_RESERVED,
 250                 uma_memory_base, uma_memory_size);
 251 #endif
 252 }
 253
 254 struct chip_operations mainboard_ops = {
 255         CHIP_NAME("Kontron KT690/mITX Mainboard")
 256         .enable_dev = kt690_enable,
 257 };