src/mainboard/jetway/pa78vm5/mptable.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2010 Wang Qing Pei <wangqingpei@gmail.com>
   5  * Copyright (C) 2010 Advanced Micro Devices, Inc.
   6  *
   7  * This program is free software; you can redistribute it and/or modify
   8  * it under the terms of the GNU General Public License as published by
   9  * the Free Software Foundation; version 2 of the License.
  10  *
  11  * This program is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  * GNU General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU General Public License
  17  * along with this program; if not, write to the Free Software
  18  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  19  */
  20
  21 #include <console/console.h>
  22 #include <arch/smp/mpspec.h>
  23 #include <device/pci.h>
  24 #include <arch/io.h>
  25 #include <string.h>
  26 #include <stdint.h>
  27 #include <cpu/amd/amdfam10_sysconf.h>
  28
  29 extern u8 bus_rs780[11];
  30 extern u8 bus_sb700[2];
  31
  32 extern u32 apicid_sb700;
  33
  34 extern u32 sbdn_rs780;
  35 extern u32 sbdn_sb700;
  36
  37 static void *smp_write_config_table(void *v)
  38 {
  39         struct mp_config_table *mc;
  40         int bus_isa;
  41
  42         mc = (void *)(((char *)v) + SMP_FLOATING_TABLE_LEN);
  43
  44         mptable_init(mc, LOCAL_APIC_ADDR);
  45
  46         smp_write_processors(mc);
  47
  48         get_bus_conf();
  49
  50         mptable_write_buses(mc, NULL, &bus_isa);
  51
  52         /* I/O APICs:   APIC ID Version State   Address */
  53         {
  54                 device_t dev;
  55                 u32 dword;
  56                 u8 byte;
  57
  58                 dev =
  59                     dev_find_slot(bus_sb700[0],
  60                                   PCI_DEVFN(sbdn_sb700 + 0x14, 0));
  61                 if (dev) {
  62                         dword = pci_read_config32(dev, 0x74) & 0xfffffff0;
  63                         smp_write_ioapic(mc, apicid_sb700, 0x11, dword);
  64
  65                         /* Initialize interrupt mapping */
  66                         /* aza */
  67                         byte = pci_read_config8(dev, 0x63);
  68                         byte &= 0xf8;
  69                         byte |= 0;      /* 0: INTA, ...., 7: INTH */
  70                         pci_write_config8(dev, 0x63, byte);
  71
  72                         /* SATA */
  73                         dword = pci_read_config32(dev, 0xac);
  74                         dword &= ~(7 << 26);
  75                         dword |= 6 << 26;       /* 0: INTA, ...., 7: INTH */
  76                         /* dword |= 1<<22; PIC and APIC co exists */
  77                         pci_write_config32(dev, 0xac, dword);
  78
  79                         /*
  80                          * 00:12.0: PROG SATA : INT F
  81                          * 00:13.0: INTA USB_0
  82                          * 00:13.1: INTB USB_1
  83                          * 00:13.2: INTC USB_2
  84                          * 00:13.3: INTD USB_3
  85                          * 00:13.4: INTC USB_4
  86                          * 00:13.5: INTD USB2
  87                          * 00:14.1: INTA IDE
  88                          * 00:14.2: Prog HDA : INT E
  89                          * 00:14.5: INTB ACI
  90                          * 00:14.6: INTB MCI
  91                          */
  92                 }
  93         }
  94
  95         /* I/O Ints:    Type    Polarity    Trigger     Bus ID   IRQ    APIC ID PIN# */
  96 #define IO_LOCAL_INT(type, intr, apicid, pin) \
  97         smp_write_lintsrc(mc, (type), MP_IRQ_TRIGGER_EDGE | MP_IRQ_POLARITY_HIGH, bus_isa, (intr), (apicid), (pin));
  98
  99         mptable_add_isa_interrupts(mc, bus_isa, apicid_sb700, 0);
 100
 101         /* PCI interrupts are level triggered, and are
 102          * associated with a specific bus/device/function tuple.
 103          */
 104 #if CONFIG_GENERATE_ACPI_TABLES == 0
 105 #define PCI_INT(bus, dev, fn, pin) \
 106         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW, (bus), (((dev)<<2)|(fn)), apicid_sb700, (pin))
 107 #else
 108 #define PCI_INT(bus, dev, fn, pin)
 109 #endif
 110
 111         /* usb */
 112         PCI_INT(0x0, 0x12, 0x0, 0x10); /* USB */
 113         PCI_INT(0x0, 0x12, 0x1, 0x11);
 114         PCI_INT(0x0, 0x13, 0x0, 0x12);
 115         PCI_INT(0x0, 0x13, 0x1, 0x13);
 116         PCI_INT(0x0, 0x14, 0x0, 0x10);
 117
 118         /* sata */
 119         PCI_INT(0x0, 0x11, 0x0, 0x16);
 120
 121         /* HD Audio: b0:d20:f1:reg63 should be 0. */
 122         /* PCI_INT(0x0, 0x14, 0x2, 0x12); */
 123
 124         /* on board NIC & Slot PCIE.  */
 125         /* PCI_INT(bus_rs780[0x1], 0x5, 0x0, 0x12); */
 126 /*      PCI_INT(bus_rs780[0x1], 0x5, 0x1, 0x13); */
 127         PCI_INT(bus_rs780[0x2], 0x0, 0x0, 0x12); /* Dev 2, external GFX */
 128         /* PCI_INT(bus_rs780[0x3], 0x0, 0x0, 0x13); */
 129         PCI_INT(bus_rs780[0x4], 0x0, 0x0, 0x10);
 130         /* configuration B doesnt need dev 5,6,7 */
 131         /*
 132          * PCI_INT(bus_rs780[0x5], 0x0, 0x0, 0x11);
 133          * PCI_INT(bus_rs780[0x6], 0x0, 0x0, 0x12);
 134          * PCI_INT(bus_rs780[0x7], 0x0, 0x0, 0x13);
 135          */
 136         PCI_INT(bus_rs780[0x9], 0x0, 0x0, 0x11);
 137         PCI_INT(bus_rs780[0xA], 0x0, 0x0, 0x12); /* NIC */
 138
 139         /* PCI slots */
 140         /* PCI_SLOT 0. */
 141         PCI_INT(bus_sb700[1], 0x5, 0x0, 0x14);
 142         PCI_INT(bus_sb700[1], 0x5, 0x1, 0x15);
 143         PCI_INT(bus_sb700[1], 0x5, 0x2, 0x16);
 144         PCI_INT(bus_sb700[1], 0x5, 0x3, 0x17);
 145
 146         /* PCI_SLOT 1. */
 147         PCI_INT(bus_sb700[1], 0x6, 0x0, 0x15);
 148         PCI_INT(bus_sb700[1], 0x6, 0x1, 0x16);
 149         PCI_INT(bus_sb700[1], 0x6, 0x2, 0x17);
 150         PCI_INT(bus_sb700[1], 0x6, 0x3, 0x14);
 151
 152         /* PCI_SLOT 2. */
 153         PCI_INT(bus_sb700[1], 0x7, 0x0, 0x16);
 154         PCI_INT(bus_sb700[1], 0x7, 0x1, 0x17);
 155         PCI_INT(bus_sb700[1], 0x7, 0x2, 0x14);
 156         PCI_INT(bus_sb700[1], 0x7, 0x3, 0x15);
 157
 158         /*Local Ints:   Type    Polarity    Trigger     Bus ID   IRQ    APIC ID PIN# */
 159         IO_LOCAL_INT(mp_ExtINT, 0x0, MP_APIC_ALL, 0x0);
 160         IO_LOCAL_INT(mp_NMI, 0x0, MP_APIC_ALL, 0x1);
 161         /* There is no extension information... */
 162
 163         /* Compute the checksums */
 164         return mptable_finalize(mc);
 165 }
 166
 167 unsigned long write_smp_table(unsigned long addr)
 168 {
 169         void *v;
 170         v = smp_write_floating_table(addr, 0);
 171         return (unsigned long)smp_write_config_table(v);
 172 }