Drop enable_mmx.inc. It reads (only) "Enabling mmx registers is a noop"
[coreboot.git] / src / mainboard / jetway / j7f24 / Config.lb
1 ##
2 ## This file is part of the coreboot project.
3 ##
4 ## Copyright (C) 2008 VIA Technologies, Inc.
5 ## (Written by Aaron Lwe <aaron.lwe@gmail.com> for VIA)
6 ##
7 ## This program is free software; you can redistribute it and/or modify
8 ## it under the terms of the GNU General Public License as published by
9 ## the Free Software Foundation; either version 2 of the License, or
10 ## (at your option) any later version.
11 ##
12 ## This program is distributed in the hope that it will be useful,
13 ## but WITHOUT ANY WARRANTY; without even the implied warranty of
14 ## MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
15 ## GNU General Public License for more details.
16 ##
17 ## You should have received a copy of the GNU General Public License
18 ## along with this program; if not, write to the Free Software
19 ## Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
20 ##
21
22 ## CONFIG_XIP_ROM_SIZE must be a power of 2.
23 default CONFIG_XIP_ROM_SIZE = 64 * 1024
24 include /config/nofailovercalculation.lb
25
26 arch i386 end
27 driver mainboard.o
28 if CONFIG_GENERATE_PIRQ_TABLE object irq_tables.o end
29 if CONFIG_GENERATE_MP_TABLE object mptable.o end
30 if CONFIG_GENERATE_ACPI_TABLES
31         object fadt.o
32         object dsdt.o
33         object acpi_tables.o
34 end
35 makerule ./failover.E
36         depends "$(CONFIG_MAINBOARD)/../../../arch/i386/lib/failover.c ../romcc"
37         action "../romcc -E -O --label-prefix=failover -I$(TOP)/src -I. $(CPPFLAGS) $(CONFIG_MAINBOARD)/../../../arch/i386/lib/failover.c -o $@"
38 end
39 makerule ./failover.inc
40         depends "$(CONFIG_MAINBOARD)/../../../arch/i386/lib/failover.c ../romcc"
41         action "../romcc    -O --label-prefix=failover -I$(TOP)/src -I. $(CPPFLAGS) $(CONFIG_MAINBOARD)/../../../arch/i386/lib/failover.c -o $@"
42 end
43 makerule ./auto.E
44         depends "$(CONFIG_MAINBOARD)/auto.c option_table.h ../romcc"
45         action  "../romcc -E -mcpu=c3 -O -I$(TOP)/src -I. $(CPPFLAGS) $(CONFIG_MAINBOARD)/auto.c -o $@"
46 end
47 makerule ./auto.inc
48         depends "$(CONFIG_MAINBOARD)/auto.c option_table.h ../romcc"
49         action  "../romcc    -mcpu=c3 -O -I$(TOP)/src -I. $(CPPFLAGS) $(CONFIG_MAINBOARD)/auto.c -o $@"
50 end
51 mainboardinit cpu/x86/16bit/entry16.inc
52 mainboardinit cpu/x86/32bit/entry32.inc
53 ldscript /cpu/x86/16bit/entry16.lds
54 ldscript /cpu/x86/32bit/entry32.lds
55 if CONFIG_USE_FALLBACK_IMAGE
56         mainboardinit cpu/x86/16bit/reset16.inc
57         ldscript /cpu/x86/16bit/reset16.lds
58 else
59         mainboardinit cpu/x86/32bit/reset32.inc
60         ldscript /cpu/x86/32bit/reset32.lds
61 end
62 mainboardinit arch/i386/lib/cpu_reset.inc
63 mainboardinit arch/i386/lib/id.inc
64 ldscript /arch/i386/lib/id.lds
65 if CONFIG_USE_FALLBACK_IMAGE
66         ldscript /arch/i386/lib/failover.lds
67         mainboardinit ./failover.inc
68 end
69 mainboardinit cpu/x86/fpu/enable_fpu.inc
70 mainboardinit ./auto.inc
71 mainboardinit cpu/x86/mmx/disable_mmx.inc
72 dir /pc80
73 config chip.h
74
75 chip northbridge/via/cn700                      # Northbridge
76   device pci_domain 0 on                        # PCI domain
77     device pci 0.0 on end                       # AGP Bridge
78     device pci 0.1 on end                       # Error Reporting
79     device pci 0.2 on end                       # Host Bus Control
80     device pci 0.3 on end                       # Memory Controller
81     device pci 0.4 on end                       # Power Management
82     device pci 0.7 on end                       # V-Link Controller
83     device pci 1.0 on end                       # PCI Bridge
84     chip southbridge/via/vt8237r                # Southbridge
85       # Enable both IDE channels.
86       register "ide0_enable" = "1"
87       register "ide1_enable" = "1"
88       # Both cables are 40pin.
89       register "ide0_80pin_cable" = "0"
90       register "ide1_80pin_cable" = "0"
91       register "fn_ctrl_lo" = "0x80"
92       register "fn_ctrl_hi" = "0x1d"
93       device pci a.0 on end                     # Firewire
94       device pci f.0 on end                     # SATA
95       device pci f.1 on end                     # IDE
96       device pci 10.0 on end                    # OHCI
97       device pci 10.1 on end                    # OHCI
98       device pci 10.2 on end                    # OHCI
99       device pci 10.3 on end                    # OHCI
100       device pci 10.4 on end                    # EHCI
101       device pci 11.0 on                        # Southbridge LPC
102         chip superio/fintek/f71805f             # Super I/O
103           device pnp 2e.0 off                   # Floppy
104             io 0x60 = 0x3f0
105             irq 0x70 = 6
106             drq 0x74 = 2
107           end
108           device pnp 2e.1 on                    # Parallel Port
109             io 0x60 = 0x378
110             irq 0x70 = 7
111             drq 0x74 = 3
112           end
113           device pnp 2e.2 on                    # COM1
114             io 0x60 = 0x3f8
115             irq 0x70 = 4
116           end
117           device pnp 2e.3 on                    # COM2
118             io 0x60 = 0x2f8
119             irq 0x70 = 3
120           end
121           device pnp 2e.b on                    # HWM
122             io 0x60 = 0xec00
123           end
124         end
125       end
126       device pci 11.5 on end                    # AC'97 audio
127       # device pci 11.6 off end                 # AC'97 Modem
128       device pci 12.0 on end                    # Ethernet
129     end
130   end
131   device apic_cluster 0 on                      # APIC cluster
132     chip cpu/via/model_c7                       # VIA C7
133       device apic 0 on end                      # APIC
134     end
135   end
136 end