src/mainboard/intel/xe7501devkit/Options.lb

   1 uses HAVE_MP_TABLE
   2 uses CONFIG_ROMFS
   3 uses HAVE_ACPI_TABLES
   4 uses HAVE_ACPI_RESUME
   5 uses HAVE_PIRQ_TABLE
   6 uses HAVE_FALLBACK_BOOT
   7 uses HAVE_OPTION_TABLE
   8 uses IRQ_SLOT_COUNT
   9 uses CONFIG_MAX_CPUS
  10 uses CONFIG_LOGICAL_CPUS
  11 uses CONFIG_MAX_PHYSICAL_CPUS
  12 uses CONFIG_IOAPIC
  13 uses CONFIG_SMP
  14 uses CONFIG_ROM_PAYLOAD
  15 uses CONFIG_COMPRESSED_PAYLOAD_LZMA
  16 uses CONFIG_PRECOMPRESSED_PAYLOAD
  17 uses STACK_SIZE
  18 uses HEAP_SIZE
  19 uses USE_OPTION_TABLE
  20 uses LB_CKS_RANGE_START
  21 uses LB_CKS_RANGE_END
  22 uses LB_CKS_LOC
  23 uses MAINBOARD_PART_NUMBER
  24 uses MAINBOARD_VENDOR
  25 uses MAINBOARD
  26 uses MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID
  27 uses MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID
  28 uses _RAMBASE
  29 uses TTYS0_BAUD
  30 uses TTYS0_BASE
  31 uses TTYS0_LCS
  32 uses DEFAULT_CONSOLE_LOGLEVEL
  33 uses MAXIMUM_CONSOLE_LOGLEVEL
  34 uses MAINBOARD_POWER_ON_AFTER_POWER_FAIL
  35 uses CONFIG_CONSOLE_SERIAL8250
  36 uses CONFIG_UDELAY_TSC
  37 uses CONFIG_TSC_X86RDTSC_CALIBRATE_WITH_TIMER2
  38 uses HAVE_INIT_TIMER
  39 uses CONFIG_GDB_STUB
  40 uses CROSS_COMPILE
  41 uses CC
  42 uses HOSTCC
  43 uses OBJCOPY
  44 uses CONFIG_CONSOLE_VGA
  45 uses CONFIG_PCI_ROM_RUN
  46 uses DEBUG
  47 #uses CPU_OPT
  48 uses CONFIG_IDE
  49
  50 ## The default definitions are used for these
  51 uses CONFIG_ROM_PAYLOAD_START
  52 uses PAYLOAD_SIZE
  53
  54 ## These are defined in target Config.lb, don't add here
  55 uses USE_FALLBACK_IMAGE
  56 uses ROM_SIZE
  57 uses ROM_IMAGE_SIZE
  58 uses FALLBACK_SIZE
  59 uses COREBOOT_EXTRA_VERSION
  60
  61 ## These are defined in mainboard Config.lb, don't add here
  62 uses ROM_SECTION_SIZE
  63 uses ROM_SECTION_OFFSET
  64 uses _ROMBASE
  65 uses XIP_ROM_SIZE
  66 uses XIP_ROM_BASE
  67
  68 ###
  69 ### Build options
  70 ###
  71
  72 ##
  73 ## ROM_SIZE is the size of boot ROM that this board will use.
  74 ##
  75 default ROM_SIZE=2097152
  76 default ROM_IMAGE_SIZE = 65536
  77
  78 ##
  79 ## Build code for the fallback boot?
  80 ##
  81 default HAVE_FALLBACK_BOOT=1
  82 default FALLBACK_SIZE=131072
  83
  84
  85 ## Delay timer options
  86 ##
  87 default CONFIG_UDELAY_TSC=1
  88 default CONFIG_TSC_X86RDTSC_CALIBRATE_WITH_TIMER2=1
  89
  90 ##
  91 ## Build code to export a programmable irq routing table
  92 ##
  93 default HAVE_PIRQ_TABLE=1
  94 default IRQ_SLOT_COUNT=12
  95
  96 ##
  97 ## Build code to export an x86 MP table
  98 ## Useful for specifying IRQ routing values
  99 ##
 100 default HAVE_MP_TABLE=1
 101
 102 ## Build code to export ACPI tables?
 103 default HAVE_ACPI_TABLES=1
 104
 105 ##
 106 ## Build code to export a CMOS option table?
 107 ##
 108 default HAVE_OPTION_TABLE=0
 109
 110 ## CMOS checksum definitions (units == bytes)
 111 ## These must match the checksum record in cmos.layout
 112 default LB_CKS_RANGE_START=128
 113 default LB_CKS_RANGE_END=130
 114 default LB_CKS_LOC=131
 115
 116 ##
 117 ## Build code for SMP support
 118 ## Only worry about 2 micro processors
 119 ## NOTE: CONFIG_MAX_CPUS is the number of LOGICAL CPUs,
 120 ##               so if CONFIG_LOGICAL_CPUS is 1, CONFIG_MAX_CPUS should be 4.
 121 ##
 122 default CONFIG_SMP=1
 123 default CONFIG_MAX_CPUS=2
 124 default CONFIG_LOGICAL_CPUS=0
 125 default CONFIG_MAX_PHYSICAL_CPUS=2
 126
 127 # VGA Console
 128 # NOTE: to initialize VGA, need to copy the VGA option ROM from the factory BIOS
 129 #           to VGA.rom
 130 default CONFIG_CONSOLE_VGA=0
 131 default CONFIG_PCI_ROM_RUN=0
 132
 133 ##
 134 ## Build code to setup a generic IOAPIC
 135 ##
 136 default CONFIG_IOAPIC=1
 137
 138 ##
 139 ## Motherboard identification
 140 ##
 141 default MAINBOARD_PART_NUMBER="EIDXE7501DEVKIT"
 142 default MAINBOARD_VENDOR="Intel"
 143 default MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID=0x8086
 144 default MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID=0x2480
 145
 146 ###
 147 ### coreboot layout values
 148 ###
 149
 150 ##
 151 ## Use a small 8K stack
 152 ##
 153 default STACK_SIZE=0x2000
 154
 155 ##
 156 ## Use a small 16K heap
 157 ##
 158 default HEAP_SIZE=0x4000
 159
 160 ##
 161 ## CMOS settings not currently supported due to conflicts with factory BIOS
 162 ##
 163 default USE_OPTION_TABLE = 0
 164
 165 ##
 166 ## Coreboot C code runs at this location in RAM
 167 ##
 168 default _RAMBASE=0x00004000
 169
 170 ##
 171 ## Load the payload from the ROM
 172 ##
 173 default CONFIG_ROM_PAYLOAD = 1
 174
 175 ###
 176 ### Defaults of options that you may want to override in the target config file
 177 ###
 178
 179 ##
 180 ## The default compiler
 181 ##
 182 default CC="$(CROSS_COMPILE)gcc -m32"
 183 default HOSTCC="gcc"
 184
 185 ##
 186 ## Disable the gdb stub by default
 187 ##
 188 default CONFIG_GDB_STUB=0
 189
 190 ##
 191 ## The Serial Console
 192 ##
 193
 194 # To Enable the Serial Console
 195 default CONFIG_CONSOLE_SERIAL8250=1
 196
 197 ## Select the serial console baud rate
 198 default TTYS0_BAUD=115200
 199 #default TTYS0_BAUD=57600
 200 #default TTYS0_BAUD=38400
 201 #default TTYS0_BAUD=19200
 202 #default TTYS0_BAUD=9600
 203 #default TTYS0_BAUD=4800
 204 #default TTYS0_BAUD=2400
 205 #default TTYS0_BAUD=1200
 206
 207 # Select the serial console base port
 208 default TTYS0_BASE=0x3f8
 209
 210 # Select the serial protocol
 211 # This defaults to 8 data bits, 1 stop bit, and no parity
 212 default TTYS0_LCS=0x3
 213
 214 ##
 215 ### Select the coreboot loglevel
 216 ##
 217 ## EMERG      1   system is unusable
 218 ## ALERT      2   action must be taken immediately
 219 ## CRIT       3   critical conditions
 220 ## ERR        4   error conditions
 221 ## WARNING    5   warning conditions
 222 ## NOTICE     6   normal but significant condition
 223 ## INFO       7   informational
 224 ## DEBUG      8   debug-level messages
 225 ## SPEW       9   Way too many details
 226
 227 ## Request this level of debugging output
 228 default  DEFAULT_CONSOLE_LOGLEVEL=8
 229 ## At a maximum only compile in this level of debugging
 230 default  MAXIMUM_CONSOLE_LOGLEVEL=8
 231
 232 ##
 233 ## Select power on after power fail setting
 234 default MAINBOARD_POWER_ON_AFTER_POWER_FAIL="MAINBOARD_POWER_ON"
 235
 236 ## Things we may not have
 237 default CONFIG_IDE=1
 238
 239 default DEBUG=1
 240 # default CPU_OPT="-g"
 241
 242 ### End Options.lb
 243 #
 244 # ROMFS
 245 #
 246 #
 247 default CONFIG_ROMFS=0
 248 end