src/mainboard/intel/truxton/mptable.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2008 Arastra, Inc.
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License version 2 as
   8  * published by the Free Software Foundation.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  18  *
  19  */
  20
  21 #include <console/console.h>
  22 #include <arch/smp/mpspec.h>
  23 #include <device/pci.h>
  24 #include <string.h>
  25 #include <stdint.h>
  26
  27 static void *smp_write_config_table(void *v)
  28 {
  29         static const char sig[4] = "PCMP";
  30         static const char oem[8] = "COREBOOT";
  31         static const char productid[12] = "Truxton     ";
  32         struct mp_config_table *mc;
  33         u8 bus_num;
  34         u8 bus_isa;
  35         u8 bus_pea0 = 0;
  36         u8 bus_pea1 = 0;
  37         u8 bus_aioc;
  38         device_t dev;
  39
  40         mc = (void *)(((char *)v) + SMP_FLOATING_TABLE_LEN);
  41         memset(mc, 0, sizeof(*mc));
  42
  43         memcpy(mc->mpc_signature, sig, sizeof(sig));
  44         mc->mpc_length = sizeof(*mc); /* initially just the header */
  45         mc->mpc_spec = 0x04;
  46         mc->mpc_checksum = 0; /* not yet computed */
  47         memcpy(mc->mpc_oem, oem, sizeof(oem));
  48         memcpy(mc->mpc_productid, productid, sizeof(productid));
  49         mc->mpc_oemptr = 0;
  50         mc->mpc_oemsize = 0;
  51         mc->mpc_entry_count = 0; /* No entries yet... */
  52         mc->mpc_lapic = LAPIC_ADDR;
  53         mc->mpe_length = 0;
  54         mc->mpe_checksum = 0;
  55         mc->reserved = 0;
  56
  57         smp_write_processors(mc);
  58
  59
  60         /* AIOC bridge */
  61         dev = dev_find_slot(0, PCI_DEVFN(0x04,0));
  62         if (dev) {
  63                 bus_aioc = pci_read_config8(dev, PCI_SECONDARY_BUS);
  64                 bus_isa = pci_read_config8(dev, PCI_SUBORDINATE_BUS);
  65                 bus_isa++;
  66         }
  67         else {
  68                 printk(BIOS_DEBUG, "ERROR - could not find PCI 0:04.0\n");
  69                 bus_aioc = 0;
  70                 bus_isa = 9;
  71         }
  72         /* PCIe A0 */
  73         dev = dev_find_slot(0, PCI_DEVFN(0x02,0));
  74         if (dev) {
  75                 bus_pea0 = pci_read_config8(dev, PCI_SECONDARY_BUS);
  76         }
  77         else {
  78                 printk(BIOS_DEBUG, "ERROR - could not find PCI 0:02.0\n");
  79                 bus_pea0 = 0;
  80         }
  81         /* PCIe A1 */
  82         dev = dev_find_slot(0, PCI_DEVFN(0x03,0));
  83         if (dev) {
  84                 bus_pea1 = pci_read_config8(dev, PCI_SECONDARY_BUS);
  85         }
  86         else {
  87                 printk(BIOS_DEBUG, "ERROR - could not find PCI 0:03.0\n");
  88                 bus_pea1 = 0;
  89         }
  90
  91         /* define bus and isa numbers */
  92         for(bus_num = 0; bus_num < bus_isa; bus_num++) {
  93                 smp_write_bus(mc, bus_num, "PCI   ");
  94         }
  95         smp_write_bus(mc, bus_isa, "ISA   ");
  96
  97         /* IOAPIC handling */
  98         smp_write_ioapic(mc, 0x8, 0x20, 0xfec00000);
  99
 100         mptable_add_isa_interrupts(mc, bus_isa, 0x8, 0);
 101
 102         /* Standard local interrupt assignments */
 103         smp_write_lintsrc(mc, mp_ExtINT, MP_IRQ_TRIGGER_DEFAULT|MP_IRQ_POLARITY_DEFAULT,
 104                 bus_isa, 0x00, MP_APIC_ALL, 0x00);
 105         smp_write_lintsrc(mc, mp_NMI, MP_IRQ_TRIGGER_DEFAULT|MP_IRQ_POLARITY_DEFAULT,
 106                 bus_isa, 0x00, MP_APIC_ALL, 0x01);
 107
 108         /* IMCH/IICH PCI devices */
 109         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW,
 110                          0, (0x01<<2)|0, 0x8, 0x10); /* DMA controller */
 111         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW,
 112                          0, (0x02<<2)|0, 0x8, 0x10); /* PCIe port A bridge */
 113         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW,
 114                          0, (0x03<<2)|0, 0x8, 0x10); /* PCIe port A1 bridge */
 115         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW,
 116                          0, (0x04<<2)|0, 0x8, 0x10); /* AIOC PCI bridge */
 117         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW,
 118                          0, (0x1d<<2)|0, 0x8, 0x10); /* UHCI/EHCI */
 119         smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_LEVEL|MP_IRQ_POLARITY_LOW,
 120                          0, (0x1f<<2)|1, 0x8, 0x11); /* SATA/SMBus */
 121
 122         if (bus_pea0) {
 123                 /* PCIe slot 0 */
 124                 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_DEFAULT|MP_IRQ_POLARITY_DEFAULT,
 125                                  bus_pea0, (0<<2)|0, 0x8, 0x10);
 126                 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_DEFAULT|MP_IRQ_POLARITY_DEFAULT,
 127                                  bus_pea0, (0<<2)|1, 0x8, 0x11);
 128                 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_DEFAULT|MP_IRQ_POLARITY_DEFAULT,
 129                                  bus_pea0, (0<<2)|2, 0x8, 0x12);
 130                 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_DEFAULT|MP_IRQ_POLARITY_DEFAULT,
 131                                  bus_pea0, (0<<2)|3, 0x8, 0x13);
 132         }
 133
 134         if (bus_pea1) {
 135                 /* PCIe slots 1-4 */
 136                 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_DEFAULT|MP_IRQ_POLARITY_DEFAULT,
 137                                  bus_pea1, (0<<2)|0, 0x8, 0x10);
 138                 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_DEFAULT|MP_IRQ_POLARITY_DEFAULT,
 139                                  bus_pea1, (0<<2)|1, 0x8, 0x11);
 140                 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_DEFAULT|MP_IRQ_POLARITY_DEFAULT,
 141                                  bus_pea1, (0<<2)|2, 0x8, 0x12);
 142                 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_DEFAULT|MP_IRQ_POLARITY_DEFAULT,
 143                                  bus_pea1, (0<<2)|3, 0x8, 0x13);
 144         }
 145
 146         if (bus_aioc) {
 147                 /* AIOC PCI devices */
 148                 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_DEFAULT|MP_IRQ_POLARITY_DEFAULT,
 149                                  bus_aioc, (0<<2)|0, 0x8, 0x10); /* GbE0 */
 150                 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_DEFAULT|MP_IRQ_POLARITY_DEFAULT,
 151                                  bus_aioc, (1<<2)|0, 0x8, 0x11); /* GbE1 */
 152                 smp_write_intsrc(mc, mp_INT, MP_IRQ_TRIGGER_DEFAULT|MP_IRQ_POLARITY_DEFAULT,
 153                                  bus_aioc, (2<<2)|0, 0x8, 0x12); /* GbE2 */
 154         }
 155
 156         /* There is no extension information... */
 157
 158         /* Compute the checksums */
 159         mc->mpe_checksum = smp_compute_checksum(smp_next_mpc_entry(mc), mc->mpe_length);
 160
 161         mc->mpc_checksum = smp_compute_checksum(mc, mc->mpc_length);
 162         printk(BIOS_DEBUG, "Wrote the mp table end at: %p - %p\n",
 163                 mc, smp_next_mpe_entry(mc));
 164         return smp_next_mpe_entry(mc);
 165 }
 166
 167 unsigned long write_smp_table(unsigned long addr)
 168 {
 169         void *v;
 170         v = smp_write_floating_table(addr);
 171         return (unsigned long)smp_write_config_table(v);
 172 }
 173